特許ウォッチ

公開番号2024140969
公報種別公開特許公報(A)
公開日2024-10-10
出願番号2023052368
出願日2023-03-28
発明の名称逐次比較型A/Dコンバータ
出願人ローム株式会社
代理人個人,個人
主分類H03M 1/38 20060101AFI20241003BHJP(基本電子回路)
要約【課題】変換精度を改善した逐次比較型A/Dコンバータを提供する。
【解決手段】バッファ回路200は、SAR-ADCの容量型D/Aコンバータ110に基準電圧Vrを供給する。基準電圧源210は、定電圧V_REFを生成する。初段増幅器220は、定電圧V_REFを受ける。出力バッファ240は、初段増幅器220の出力電圧Vmに応じた電圧Vnを受ける。フィルタ230は、初段増幅器220と出力バッファ240の間に挿入され、出力バッファ240から初段増幅器220に向かう信号に対して作用する。
【選択図】図2
特許請求の範囲【請求項１】
容量型Ｄ／Ａコンバータと、
前記容量型Ｄ／Ａコンバータに基準電圧を供給するバッファ回路と、
を備え、
前記バッファ回路は、
定電圧を生成する基準電圧源と、
前記定電圧を増幅する初段増幅器と、
前記初段増幅器の出力電圧に応じた電圧を受ける利得１の出力バッファと、
前記初段増幅器と前記出力バッファの間に挿入され、前記出力バッファから前記初段増幅器に向かう信号に対して作用するフィルタと、
を備え、
前記出力バッファの差動アンプのテイル電流が、前記初段増幅器の差動アンプのテイル電流より大きい、逐次比較型Ａ／Ｄコンバータ。
続きを表示（約 480 文字）【請求項２】
前記フィルタは、前記初段増幅器から前記出力バッファに向かう信号にも作用する、請求項１に記載の逐次比較型Ａ／Ｄコンバータ。
【請求項３】
前記フィルタは、ＲＣＲ型である、請求項２に記載の逐次比較型Ａ／Ｄコンバータ。
【請求項４】
前記フィルタは、ＲＣ型である、請求項１に記載の逐次比較型Ａ／Ｄコンバータ。
【請求項５】
前記初段増幅器は非反転増幅器である、請求項１から４のいずれかに記載の逐次比較型Ａ／Ｄコンバータ。
【請求項６】
前記初段増幅器はボルテージフォロアである、請求項１から４のいずれかに記載の逐次比較型Ａ／Ｄコンバータ。
【請求項７】
前記出力バッファはボルテージフォロアである、請求項１から４のいずれかに記載の逐次比較型Ａ／Ｄコンバータ。
【請求項８】
前記初段増幅器のテイル電流源と、前記出力バッファのテイル電流源は、共通のトランジスタによってバイアスされている、請求項１から４のいずれかに記載の逐次比較型Ａ／Ｄコンバータ。

発明の詳細な説明【技術分野】
【０００１】
本開示は、逐次比較型Ａ／Ｄコンバータに関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
中分解能～高分解能（たとえば８ビット以上）のＡ／Ｄコンバータ（ＡＤＣ：Analog Digital Converter）として、逐次比較型（ＳＡＲ：Successive Approximation Register）が使用される。ＳＡＲ－ＡＤＣは、入力電圧をサンプルホールドし、それを１回目のしきい値電圧と比較する。そして比較結果に応じて、２回目のしきい値電圧を決定し、再び比較を行う。この動作を繰り返すことにより、バイナリ探索によって、アナログ電圧がデジタル信号に変換される。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－６４８７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＳＡＲ－ＡＤＣでは、しきい値電圧を生成するために、容量性Ｄ／Ａコンバータ（ＣＤＡＣ）が利用される。ＣＤＡＣは、複数のキャパシタと、複数のキャパシタを基準電圧によって個別に充電するスイッチ群を備える。基準電圧は、バッファ回路から供給される。
【０００５】
ここで、スイッチ群の切り替えによって、バッファ回路が生成する基準電圧が変動する。基準電圧の変動は、ＣＤＡＣの変換精度、ひいてはＳＡＲ－ＡＤＣの変換精度の低下を招く。
【０００６】
本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、変換精度を改善した逐次比較型Ａ／Ｄコンバータの提供にある。
【課題を解決するための手段】
【０００７】
本開示のある態様の逐次比較型Ａ／Ｄコンバータは、容量型Ｄ／Ａコンバータと、容量型Ｄ／Ａコンバータに基準電圧を供給するバッファ回路と、を備える。バッファ回路は、定電圧を生成する基準電圧源と、定電圧を増幅する初段増幅器と、初段増幅器の出力電圧に応じた電圧を受ける出力バッファと、初段増幅器と出力バッファの間に挿入され、出力バッファから初段増幅器に向かう信号に対して作用するフィルタと、を備える。出力バッファの差動アンプのテイル電流が、初段増幅器の差動アンプのテイル電流より大きい。
【０００８】
なお、以上の構成要素を任意に組み合わせたもの、あるいは本開示の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【０００９】
本開示のある態様によれば、変換精度を改善できる。
【図面の簡単な説明】
【００１０】
図１は、実施形態に係る逐次比較型Ａ／Ｄコンバータの基本構成を示すブロック図である。
図２は、バッファ回路の回路図である。
図３は、一実施例に係るバッファ回路の回路図である。
図４は、比較技術に係るバッファ回路の回路図である。
図５は、図４のバッファ回路の動作波形図（シミュレーション結果）である。
図６は、図３のバッファ回路の動作波形図（シミュレーション結果）である。
図７は、変形例１に係るバッファ回路の回路図である。
図８は、変形例２に係るバッファ回路の回路図である。
図９は、図３のバッファ回路と、図８のバッファ回路それぞれにおける、初段増幅器の周波数特性を示す図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許