特許ウォッチ

公開番号2024137010
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023048345
出願日2023-03-24
発明の名称信号伝送装置
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H04L 25/49 20060101AFI20240927BHJP(電気通信技術)
要約【課題】絶縁通信における絶縁素子の駆動頻度を低減する。
【解決手段】互いに絶縁された第1回路(10A)及び第2回路(20A)を備える信号伝送装置(1A)であって、第1回路は、シリアルのデジタル信号(S_D)を複数ビットごとにパルス幅変調することでPWM信号(S_PWM)を生成するエンコーダ(12)と、エンコーダからのPWM信号を絶縁素子(31)を用いて第2回路に送信するトランスミッタ(13)と、を備える。第2回路は、トランスミッタからのPWM信号を受信するレシーバ(21)と、レシーバにて受信されたPWM信号(RS_D)を復調することでデジタル信号を復元するデコーダ(22)と、を備える
【選択図】図1
特許請求の範囲【請求項１】
互いに絶縁された第１回路及び第２回路を備える信号伝送装置であって、
前記第１回路は、シリアルのデジタル信号を複数ビットごとにパルス幅変調することでＰＷＭ信号を生成するよう構成されたエンコーダと、前記エンコーダからの前記ＰＷＭ信号を絶縁素子を用いて前記第２回路に送信するよう構成されたトランスミッタと、を備え、
前記第２回路は、前記トランスミッタからの前記ＰＷＭ信号を受信するよう構成されたレシーバと、前記レシーバにて受信された前記ＰＷＭ信号を復調することで前記デジタル信号を復元するよう構成されたデコーダと、を備える
、信号伝送装置。
続きを表示（約 1,700 文字）【請求項２】
前記第１回路は、基本クロック信号に同期して前記デジタル信号を前記エンコーダに出力するよう構成されたデジタル信号出力回路を備え、
前記エンコーダは、前記基本クロック信号に同期し且つ前記基本クロック信号の所定倍の周波数を持つ第１逓倍クロック信号を用いて前記パルス幅変調を行い、
前記デコーダは、前記基本クロック信号に同期し且つ前記基本クロック信号の前記所定倍の周波数を持つ第２逓倍クロック信号を用いて前記復元を行う
、請求項１に記載の信号伝送装置。
【請求項３】
前記基本クロック信号は、前記第１回路にて生成され、又は、前記第１回路に接続された外部回路より前記第１回路に供給され、
前記基本クロック信号が他の絶縁素子を用いて前記第１回路から前記第２回路に伝送され、
前記第１回路は、前記基本クロック信号の周波数を前記所定倍することで前記第１逓倍クロック信号を生成するよう構成された第１逓倍回路を備え、
前記第２回路は、前記第１回路より伝送された前記基本クロック信号の周波数を前記所定倍することで前記第２逓倍クロック信号を生成するよう構成された第２逓倍回路を備える
、請求項２に記載の信号伝送装置。
【請求項４】
前記第１回路は、前記基本クロック信号を前記他の絶縁素子を用いて前記第２回路に送信するよう構成された他のトランスミッタを備え、
前記第２回路は、前記他のトランスミッタからの前記基本クロック信号を受信するよう構成された他のレシーバを備える
、請求項３に記載の信号伝送装置。
【請求項５】
原クロック信号が他の絶縁素子を用いて前記第２回路から前記第１回路に前記基本クロック信号として伝送され、
前記原クロック信号は、前記第２回路にて生成され、又は、前記第２回路に接続された外部回路より前記第２回路に供給され、
前記第１回路は、前記基本クロック信号の周波数を前記所定倍することで前記第１逓倍クロック信号を生成するよう構成された第１逓倍回路を備え、
前記第２回路は、前記原クロック信号の周波数を前記所定倍することで前記第２逓倍クロック信号を生成するよう構成された第２逓倍回路を備える
、請求項２に記載の信号伝送装置。
【請求項６】
前記第２回路は、前記原クロック信号を前記他の絶縁素子を用いて前記第１回路に送信するよう構成された他のトランスミッタを備え、
前記第１回路は、前記他のトランスミッタからの前記原クロック信号を前記基本クロック信号として受信するよう構成された他のレシーバを備える
、請求項５に記載の信号伝送装置。
【請求項７】
前記エンコーダは、前記複数ビット分の前記デジタル信号をパルス幅に変換し、前記パルス幅を有する前記ＰＷＭ信号を生成し、
前記デコーダは、前記レシーバにて受信された前記ＰＷＭ信号の前記パルス幅に基づき前記複数ビット分の前記デジタル信号を復元する
、請求項１～６の何れかに記載の信号伝送装置。
【請求項８】
前記エンコーダは、前記複数ビット分の前記デジタル信号をパルス幅に変換し、前記パルス幅を有する前記ＰＷＭ信号を生成し、
前記デコーダは、前記レシーバにて受信された前記ＰＷＭ信号の前記パルス幅に基づき前記複数ビット分の前記デジタル信号を復元し、
前記複数ビットはｎビットであり、ｎは３以上の整数を表し、前記所定倍は（２
ｎ
／ｎ）倍以上である
、請求項２～６の何れかに記載の信号伝送装置。
【請求項９】
前記デジタル信号出力回路はＡＤ変換回路であって、
前記ＡＤ変換回路は、入力アナログ信号をＡＤ変換することで前記デジタル信号を生成し、前記デジタル信号を前記基本クロック信号に同期して前記エンコーダに出力する
、請求項２～６の何れかに記載の信号伝送装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、信号伝送装置に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
絶縁素子を用いて第１回路及び第２回路間で絶縁通信を行う構成が実用化されている。第１回路及び第２回路間においてデジタル信号の絶縁通信を行う際、デジタル信号のレベル変化のタイミング（ライズエッジ又はフォールエッジのタイミング）を送信側から受信側に伝送する。例えば絶縁素子としてパルストランスが用いられる場合、送信側でのデジタル信号にレベル変化が生じるたびにパルストランスを駆動する（パルストランスに電流を供給する）方法がある。絶縁素子としてコンデンサが用いられる場合も同様である。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－２０５４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
絶縁素子の駆動には比較的大きな電力が必要であり、絶縁素子の駆動頻度の増大は装置の消費電力増大を招く。また絶縁素子が駆動される際にノイズが発生するため、絶縁素子の駆動頻度の増大は発生ノイズ量の増大に繋がる。
【０００５】
本開示は、絶縁素子の駆動頻度の低減に寄与する信号伝送装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る信号伝送装置は、互いに絶縁された第１回路及び第２回路を備える信号伝送装置であって、前記第１回路は、シリアルのデジタル信号を複数ビットごとにパルス幅変調することでＰＷＭ信号を生成するよう構成されたエンコーダと、前記エンコーダからの前記ＰＷＭ信号を絶縁素子を用いて前記第２回路に送信するよう構成されたトランスミッタと、を備え、前記第２回路は、前記トランスミッタからの前記ＰＷＭ信号を受信するよう構成されたレシーバと、前記レシーバにて受信された前記ＰＷＭ信号を復調することで前記デジタル信号を復元するよう構成されたデコーダと、を備える。
【発明の効果】
【０００７】
本開示によれば、絶縁素子の駆動頻度の低減に寄与する信号伝送装置を提供することが可能となる。
【図面の簡単な説明】
【０００８】
図１は、本開示の第１実施形態に係る信号伝送装置の構成図である。
図２は、本開示の第１実施形態に係る信号伝送装置の変形構成図である。
図３は、本開示の第１実施形態に係り、クロック信号とデジタル信号の関係を示す図である。
図４は、本開示の第１実施形態に係り、４つのクロック信号の波形を示す図である。
図５は、本開示の第１実施形態に属する実施例ＥＸ１＿１に係り、信号伝送装置の動作を説明するためのタイミングチャートである。
図６は、本開示の第１実施形態に属する実施例ＥＸ１＿１に係り、信号伝送装置の動作を説明するためのタイミングチャートである。
図７は、本開示の第１実施形態に属する実施例ＥＸ１＿３に係り、信号伝送装置の構成図である。
図８は、本開示の第２実施形態に係る信号伝送装置の構成図である。
図９は、本開示の第２実施形態に係る信号伝送装置の変形構成図である。
図１０は、本開示の第２実施形態に係る半導体装置の外観斜視図である。
【発明を実施するための形態】
【０００９】
以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、機能部、回路、素子又は部品等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、機能部、回路、素子又は部品等の名称を省略又は略記することがある。例えば、後述の符号“１０Ａ”によって参照される送信側回路は（図１参照）、送信側回路１０Ａと表記されることもあるし、回路１０Ａと略記されることもあり得るが、それらは全て同じものを指す。
【００１０】
まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明を設ける。レベルとは電位のレベルを指す。任意の注目した信号又は電圧において、ローレベルからハイレベルへの切り替わりをライズエッジと称し、ローレベルからハイレベルへの切り替わりのタイミングをライズエッジタイミングと称する。任意の注目した信号又は電圧において、ハイレベルからローレベルへの切り替わりをフォールエッジと称し、ハイレベルからローレベルへの切り替わりのタイミングをフォールエッジタイミングと称する。
（【００１１】以降は省略されています）

関連特許