TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
公開番号
2024142267
公報種別
公開特許公報(A)
公開日
2024-10-10
出願番号
2023054391
出願日
2023-03-29
発明の名称
発振回路、半導体集積回路
出願人
ローム株式会社
代理人
個人
,
個人
主分類
H03B
5/32 20060101AFI20241003BHJP(基本電子回路)
要約
【課題】発振回路の消費電流を抑えつつ、起動時間を短縮する。
【解決手段】第1端子INは、水晶振動子102の第1端が接続され、第2端子OUTは、水晶振動子102の第2端が接続される。第1抵抗R1は、第1端子INと第2端子OUTの間に接続される。第1トランジスタM1は、ソースが接地され、ゲートが第1端子INと接続され、ドレインが第2端子OUTと接続される。第2トランジスタM2は、ドレインが第1トランジスタM1のドレインと接続される。第3トランジスタM3は、定電流によってバイアスされている。第1状態φ1では、第1トランジスタM1と第2トランジスタM2がインバータ回路として動作する。第2状態φ2では、第2トランジスタM2と第3トランジスタM3がカレントミラー回路として動作する。
【選択図】図1
特許請求の範囲
【請求項1】
発振回路であって、
水晶振動子の第1端が接続されるべき第1端子と、
水晶振動子の第2端が接続されるべき第2端子と、
前記第1端子と前記第2端子の間に接続された第1抵抗と、
ソースが接地され、ゲートが前記第1端子と接続され、ドレインが前記第2端子と接続されたNチャンネルの第1トランジスタと、
ドレインが前記第1トランジスタの前記ドレインと接続されたPチャンネルの第2トランジスタと、
定電流によってバイアスされたPチャンネルの第3トランジスタと、
を備え、
前記第1トランジスタと前記第2トランジスタがインバータ回路として動作する第1状態と、前記第2トランジスタと前記第3トランジスタがカレントミラー回路として動作する第2状態とが切り替え可能に構成された、発振回路。
続きを表示(約 200 文字)
【請求項2】
前記第1トランジスタのゲートと前記第2トランジスタのゲートの間に接続された第1スイッチをさらに備える、請求項1に記載の発振回路。
【請求項3】
前記第2トランジスタのゲートと前記第3トランジスタのゲートの間に接続された第2スイッチをさらに備える、請求項1または2に記載の発振回路。
【請求項4】
請求項1または2に記載の発振回路を備える、半導体集積回路。
発明の詳細な説明
【技術分野】
【0001】
本開示は、発振回路に関する。
続きを表示(約 1,800 文字)
【背景技術】
【0002】
半導体集積回路において、高精度な周波数のクロック信号を生成するために、水晶発振器が利用される。水晶発振器は、半導体集積回路に外付けされる水晶振動子と、半導体集積回路に集積化される発振回路を備える。
【発明の概要】
【発明が解決しようとする課題】
【0003】
半導体集積回路の低消費電力化の要請が高まっており、発振回路の消費電流も例外ではない。しかしながら、発振回路の消費電流と起動時間はトレードオフの関係にあり、消費電流を減らすと、起動時間が長くなってしまう。
【0004】
本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、消費電流を抑えつつ、起動時間を短縮した発振回路の提供にある。
【課題を解決するための手段】
【0005】
本開示のある態様の発振回路は、水晶振動子の第1端が接続されるべき第1端子と、水晶振動子の第2端が接続されるべき第2端子と、第1端子と第2端子の間に接続された第1抵抗と、ソースが接地され、ゲートが第1端子と接続され、ドレインが第2端子と接続されたNチャンネルの第1トランジスタと、ドレインが第1トランジスタのドレインと接続されたPチャンネルの第2トランジスタと、定電流の経路上に設けられたPチャンネルの第3トランジスタと、を備える。この発振回路は、第1トランジスタと第2トランジスタがインバータ回路として動作する第1状態と、第2トランジスタと第3トランジスタがカレントミラー回路として動作する第2状態とが切り替え可能に構成される。
【発明の効果】
【0006】
本開示のある態様によれば、消費電流を抑えつつ、起動時間を短縮できる。
【図面の簡単な説明】
【0007】
図1は、実施形態に係る発振回路を備える発振器の回路図である。
図2は、発振回路の具体的な構成例を示す回路図である。
図3は、第1状態の水晶発振器の等価回路図である。
図4は、第2状態の水晶発振器の等価回路図である。
図5は、第2状態に固定して起動したときの動作波形図である。
図6は、実施形態に係る水晶発振器の動作波形図である。
【発明を実施するための形態】
【0008】
(実施形態の概要)
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、1つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態(実施例や変形例)または複数の実施形態(実施例や変形例)を指すものとして用いる場合がある。
【0009】
一実施形態に係る発振回路は、水晶振動子の第1端が接続されるべき第1端子と、水晶振動子の第2端が接続されるべき第2端子と、第1端子と第2端子の間に接続された第1抵抗と、ソースが接地され、ゲートが第1端子と接続され、ドレインが第2端子と接続されたNチャンネルの第1トランジスタと、ドレインが第1トランジスタのドレインと接続されたPチャンネルの第2トランジスタと、定電流の経路上に設けられたPチャンネルの第3トランジスタと、を備える。発振回路は、第1トランジスタと第2トランジスタがインバータ回路として動作する第1状態と、第2トランジスタと第3トランジスタがカレントミラー回路として動作する第2状態とが切り替え可能に構成される。
【0010】
この態様によると起動開始後の第1期間は、第1状態を選択して、第1トランジスタと第2トランジスタがインバータを構成することで、起動速度を高めることができ、起動時間を短縮できる。起動完了後の定常的な発振状態では、第2状態を選択し、第2トランジスタを第3トランジスタによってバイアスすることにより、第1トランジスタに流れる電流を制限することで、消費電力を抑制できる。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
他の特許を見る