特許ウォッチ

公開番号2025042965
公報種別公開特許公報(A)
公開日2025-03-28
出願番号2023150197
出願日2023-09-15
発明の名称電力増幅器
出願人株式会社村田製作所
代理人弁理士法人酒井国際特許事務所
主分類H03F 1/52 20060101AFI20250321BHJP(基本電子回路)
要約【課題】高周波信号の振幅が大きい場合であってもトランジスタの破壊を抑制できる電力増幅器を提供する。
【解決手段】エミッタ接地されたトランジスタによる増幅部を複数段有する電力増幅器において、入力される高周波信号を増幅する第1トランジスタを有する第1増幅部と、第1増幅部の出力を増幅する第2トランジスタを有する第2増幅部と、少なくともインピーダンス素子を備え、第1トランジスタと第2トランジスタとの間に設けられる電圧検出回路と、前記インピーダンス素子による電圧検出回路の出力に基づいて、第1トランジスタおよび第2トランジスタの少なくとも一方に与えるベースバイアス電流を減少させる保護回路と、を備える。
【選択図】図2
特許請求の範囲【請求項１】
エミッタ接地されたトランジスタによる増幅部を複数段有する電力増幅器であって、
入力される高周波信号を増幅する第１トランジスタを有する第１増幅部と、
前記第１増幅部の出力を増幅する第２トランジスタを有する第２増幅部と、
少なくともインピーダンス素子を備え、前記第１トランジスタと前記第２トランジスタとの間に設けられる電圧検出回路と、
前記電圧検出回路の出力に基づいて、前記第１トランジスタおよび前記第２トランジスタの少なくとも一方に与えるベースバイアス電流を減少させる保護回路と、
を備える電力増幅器。
続きを表示（約 1,400 文字）【請求項２】
前記電圧検出回路は、
第１抵抗と、
前記第１抵抗に接続される第２抵抗と、
を前記インピーダンス素子として備え、
前記第１抵抗と前記第２抵抗との接続点から前記出力を得るようにした
請求項１に記載の電力増幅器。
【請求項３】
前記第１抵抗は、前記第１トランジスタのコレクタに電気的に接続され、
前記第２抵抗は、前記第２トランジスタのコレクタに電気的に接続され、
前記第１抵抗と前記第２抵抗との接続点から前記出力を得るようにした
請求項２に記載の電力増幅器。
【請求項４】
前記第１抵抗と前記第２抵抗とのいずれか一方に直列に接続された第１キャパシタを、前記インピーダンス素子としてさらに備える
請求項３に記載の電力増幅器。
【請求項５】
前記第１抵抗は、前記第１トランジスタのコレクタに電気的に接続され、
前記第２抵抗は、前記第２トランジスタのコレクタに電気的に接続されており、
前記第１トランジスタのコレクタに電気的に接続された第３抵抗と、
前記第３抵抗に直列に接続された第２キャパシタと、
を、さらに前記インピーダンス素子として備えており、
前記第３抵抗および前記第２キャパシタは、前記第１抵抗および前記第２抵抗に対して並列に接続される
請求項２に記載の電力増幅器。
【請求項６】
前記第１トランジスタにバイアス電流を与える第１バイアス回路と、前記第２トランジスタにバイアス電流を与える第２バイアス回路と、
をさらに含み、
前記保護回路は、
前記電圧検出回路の出力に基づいてオン状態になる第３トランジスタを含み、前記第３トランジスタがオン状態になると前記第１バイアス回路から前記第１トランジスタに与えるバイアス電流と第２バイアス回路から前記第２トランジスタに与えるバイアス電流とを減少させる
請求項１または請求項２に記載の電力増幅器。
【請求項７】
前記電圧検出回路から出力される電圧のレベルを変換するレベルシフト回路をさらに含み、
前記レベルシフト回路は１以上のダイオードを含むダイオード回路を含み、
前記保護回路は、
前記レベルシフト回路によってレベルが変換された電圧に基づいて、前記第１トランジスタおよび前記第２トランジスタに与えるバイアス電流を減少させる請求項６に記載の電力増幅器。
【請求項８】
前記レベルシフト回路は、前記ダイオード回路に直列に接続される第４抵抗をさらに含み、
前記ダイオード回路と前記第４抵抗とによって分圧される電圧によって第３トランジスタをオン状態にする請求項７に記載の電力増幅器。
【請求項９】
前記レベルシフト回路は、前記ダイオード回路によってレベルが変換された電圧によってオン状態になる第４トランジスタをさらに含み、
前記第４トランジスタのオン状態において所定電源電圧を前記第３トランジスタのベースに入力する請求項８に記載の電力増幅器。
【請求項１０】
前記第３トランジスタから前記第１バイアス回路および前記第２バイアス回路への電流の逆流を防止する逆流防止素子をさらに含む請求項７に記載の電力増幅器。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、電力増幅器に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
トランジスタによる増幅段を複数接続し、高周波信号を増幅する高周波電力増幅器が知られている。特許文献１に開示されている電力増幅器は、増幅段の出力に接続された保護回路を備える。この保護回路は、ある一定以上の電圧振幅となるタイミングでオン状態になり、前の増幅段を構成するトランジスタのベース電流を引き抜く。これにより、保護回路は、トランジスタが破壊されないように保護する。
【先行技術文献】
【特許文献】
【０００３】
特許第４６８５８３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した電力増幅器においては、高周波信号の振幅が大きく、かつ、保護回路のオン状態とオフ状態とを繰り返す場合には、トランジスタの破壊を抑制できない場合がある。
【０００５】
本発明は、上記に鑑みてなされたものであって、その目的は、高周波信号の振幅が大きい場合であってもトランジスタの破壊を抑制できる電力増幅器を提供することである。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本開示のある態様による電力増幅器は、エミッタ接地されたトランジスタによる増幅部を複数段有する電力増幅器であって、入力される高周波信号を増幅する第１トランジスタを有する第１増幅部と、前記第１増幅部の出力を増幅する第２トランジスタを有する第２増幅部と、少なくともインピーダンス素子を備え、前記第１トランジスタと前記第２トランジスタとの間に設けられる電圧検出回路と、前記インピーダンス素子による電圧検出回路の出力に基づいて、前記第１トランジスタおよび前記第２トランジスタの少なくとも一方に与えるベースバイアス電流を減少させる保護回路と、を備える。
【発明の効果】
【０００７】
本発明によれば、高周波信号の振幅が大きい場合であってもトランジスタの破壊を抑制できる。
【図面の簡単な説明】
【０００８】
図１は、比較例の電力増幅器を示す図である。
図２は、本開示の第１実施形態による電力増幅器を示す図である。
図３は、電圧検出回路の動作例を示す図である。
図４は、波形が歪んだ状態の例を示す図である。
図５は、電圧検出回路から出力される検出電圧と、保護回路による引き抜き電流と、各トランジスタのコレクタ電流との関係を示す図である。
図６は、入力される高周波信号の電圧レベルとコレクタ電流との関係を示す図である。
図７は、図２に示す電力増幅器に用いられる電圧検出回路を示す図である。
図８は、電圧検出回路の変形例を示す図である。
図９は、電圧検出回路の変形例を示す図である。
図１０は、電圧検出回路の変形例を示す図である。
図１１は、レベルシフト回路および保護回路の第１例を示す図である。
図１２は、図１１に示すレベルシフト回路および保護回路の動作を示す波形図である。
図１３は、レベルシフト回路および保護回路の第２例を示す図である。
図１４は、図１３に示すレベルシフト回路および保護回路の動作を示す波形図である。
図１５は、レベルシフト回路および保護回路の第３例を示す図である。
図１６は、図１５に示すレベルシフト回路および保護回路の動作を示す波形図である。
図１７は、レベルシフト回路および保護回路の第４例を示す図である。
図１８は、図１７に示すレベルシフト回路および保護回路の動作を示す波形図である。
図１９は、レベルシフト回路および保護回路の第５例を示す図である。
図２０は、図１９に示すレベルシフト回路および保護回路の動作を示す波形図である。
図２１は、レベルシフト回路および保護回路の第６例を示す図である。
図２２は、図２１に示すレベルシフト回路および保護回路の動作を示す波形図である。
図２３は、レベルシフト回路および保護回路を組み合わせた第１例を示す図である。
図２４は、レベルシフト回路および保護回路を組み合わせた第２例を示す図である。
図２５は、本開示の第２実施形態による電力増幅器を示す図である。
図２６は、本開示の第３実施形態による電力増幅器を示す図である。
図２７は、本開示の電力増幅器を基板上に実現する場合のレイアウトの例を示す図である。
図２８は、本開示の電力増幅器を基板上に実現する場合のレイアウトの例を示す図である。
図２９は、本開示の電力増幅器を基板上に実現する場合のレイアウトの例を示す図である。
【発明を実施するための形態】
【０００９】
以下に、本発明の実施形態を図面に基づいて詳細に説明する。以下の各実施形態の説明において、他の実施形態と同一または同等の構成部分については同一の符号を付し、その説明を簡略または省略する。各実施形態により本発明が限定されるものではない。また、各実施形態の構成要素には、当業者が置換可能かつ容易なもの、あるいは実質的に同一のものが含まれる。なお、以下に記載した構成は適宜組み合わせることが可能である。また、発明の要旨を逸脱しない範囲で構成の省略、置換または変更を行うことができる。
【００１０】
＜第１実施形態＞
以下、第１実施形態について説明するが、第１実施形態の理解を容易にするために、比較例について先に説明する。
（【００１１】以降は省略されています）

関連特許