特許ウォッチ

公開番号2025030295
公報種別公開特許公報(A)
公開日2025-03-07
出願番号2023135457
出願日2023-08-23
発明の名称発振回路
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H03K 3/011 20060101AFI20250228BHJP(基本電子回路)
要約【課題】発振周波数の電源電圧依存性を抑制する。
【解決手段】発振回路は、キャパシタの充電電圧が出力される第1のノードの電圧レベルが閾値以上であるか否かに応じて、出力信号のレベルを切り替える第1の回路と、第1の回路の出力信号のレベルに応じて、キャパシタの充電及び放電を切り替える第2の回路と、を含む。第1の回路は、電源ラインと第1のノードとの電位差及び第1のノードとグランドラインとの電位差のうち、後者のみに基づいて出力信号のレベルを切り替える。
【選択図】図1
特許請求の範囲【請求項１】
キャパシタの充電電圧が出力される第１のノードの電圧レベルが閾値以上であるか否かに応じて、出力信号のレベルを切り替える第１の回路と、
前記第１の回路の前記出力信号のレベルに応じて、前記キャパシタの充電及び放電を切り替える第２の回路と、
を含み、
前記第１の回路は、電源ラインと前記第１のノードとの電位差及び前記第１のノードとグランドラインとの電位差のうち、後者のみに基づいて前記出力信号のレベルを切り替える
発振回路。
続きを表示（約 680 文字）【請求項２】
前記第１の回路は、
ゲートが前記第１のノードに接続され、ソースがグランドラインに接続されたｎチャネル型のＭＯＳＦＥＴと、
電源ラインと前記ｎチャネル型のＭＯＳＦＥＴのドレインとの間に設けられた抵抗素子と、を含む
請求項１に記載の発振回路。
【請求項３】
キャパシタの充電電圧が出力される第１のノードの電圧レベルが閾値以上であるか否かに応じて、出力信号のレベルを切り替える第１の回路と、
前記第１の回路の前記出力信号のレベルに応じて、前記キャパシタの充電及び放電を切り替える第２の回路と、
を含み、
前記第２の回路は、電源電圧に対する依存性を有さない定電流回路を含み、前記定電流回路の出力電流を前記キャパシタの充電電流として供給する
発振回路。
【請求項４】
キャパシタの充電電圧が出力される第１のノードの電圧レベルが閾値以上であるか否かに応じて、出力信号のレベルを切り替える第１の回路と、
前記第１の回路の前記出力信号のレベルに応じて、前記キャパシタの充電及び放電を切り替える第２の回路と、
を含み、
前記第１の回路は、電源ラインと前記第１のノードとの電位差及び前記第１のノードとグランドラインとの電位差のうち、後者のみに基づいて前記出力信号のレベルを切り替え、
前記第２の回路は、電源電圧に対する依存性を有さない定電流回路を含み、前記定電流回路の出力電流を前記キャパシタの充電電流として供給する
発振回路。

発明の詳細な説明【技術分野】
【０００１】
開示の技術は、発振回路に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
発振回路に関する技術として、以下の技術が知られている。特許文献１には、それぞれ閾値が異なる２個のＣＭＯＳインバータを含み入力信号が第１のＣＭＯＳインバータの閾値より小さくなると高レベル信号を出力し、かつ入力信号が第２のＣＭＯＳインバータの閾値より大きくなると低レベル信号を出力するシュミット回路と、シュミット回路に含まれる２個のＣＭＯＳインバータの閾値の差が小さくなる場合には大きくなり、大きくなる場合には小さくなる閾値を有し、シュミット回路から出力される高レベル信号からは当該閾値を減算し、低レベル出力信号には加算して出力するレベル交換回路と、レベル交換回路の出力電圧により抵抗を介して充電されシュミット回路に入力電圧を与えるコンデンサと、を備えた発振回路が記載されている。
【０００３】
特許文献２には、電流を発生させる電流源と、その大きさが可変的に設定され温度変化に対して互いに相反した特性を有する抵抗要素を所定の割合で組み合わせて構成された可変抵抗とを含み、可変抵抗により電流の大きさを調節する電流発生部と、電流発生部に接続されて、電流発生部が安定に電流を発生させ得るように一定のバイアス動作点に固定させるスタートアップ回路部と、その大きさが可変的に設定される可変キャパシタと複数のトランジスタとを含み、電流発生部に発生した電流及び複数のトランジスタを利用して、前記可変キャパシタを充放電させる充放電回路部と、充放電回路部に接続され、複数のインバータを含み、可変抵抗の抵抗値及び可変キャパシタのキャパシタンス値により周波数が決定される発振信号を出力する発振信号出力部と、電流発生部から発生した電流をミラーリングして、そのミラーリングした電流を複数のインバータの駆動電源として提供するインバータ駆動電源部と、を含む超低電力ＲＣ発振器が記載されている。
【先行技術文献】
【特許文献】
【０００４】
特開平５－１８３３３６号公報
特開２００７－３２５２７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＣＲ発振回路の構成として、キャパシタの充電電圧が出力される第１のノードの電圧レベルが閾値以上であるか否かに応じて、出力信号のレベルを切り替える第１のインバータと、第１のインバータの出力信号のレベルに応じてキャパシタの充電及び放電を切り替える第２のインバータと、を有するものが考えられる。
【０００６】
第１のインバータ及び第２のインバータは、それぞれ、ｎチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）（以下、ｎ－ＭＯＳと表記する）及びｐチャネル型のＭＯＳＦＥＴ（以下、ｐ－ＭＯＳと表記する）を有するＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）インバータによって構成され得る。
【０００７】
しかしながら、第１のインバータ及び第２のインバータがｐ－ＭＯＳを含む場合、発振周波数の電源電圧依存性が大きくなる。すなわち、電源電圧が変化すると、第１のインバータを構成するｐ－ＭＯＳの閾値が変化するため発振周波数が変化する。また電源電圧が変動すると、第２のインバータのｐ－ＭＯＳからの出力電流、すなわちキャパシタの充電電流が変化するため発振周波数が変化する。
【０００８】
開示の技術は、上記の点に鑑みてなされたものであり、発振回路における発振周波数の電源電圧依存性を抑制することを目的とする。
【課題を解決するための手段】
【０００９】
開示の技術の第１の態様に係る発振回路は、キャパシタの充電電圧が出力される第１のノードの電圧レベルが閾値以上であるか否かに応じて、出力信号のレベルを切り替える第１の回路と、前記第１の回路の前記出力信号のレベルに応じて、前記キャパシタの充電及び放電を切り替える第２の回路と、を含み、前記第１の回路は、電源ラインと前記第１のノードとの電位差及び前記第１のノードとグランドラインとの電位差のうち、後者のみに基づいて前記出力信号のレベルを切り替える。
【００１０】
開示の技術の第２の態様に係る発振回路は、キャパシタの充電電圧が出力される第１のノードの電圧レベルが閾値以上であるか否かに応じて、出力信号のレベルを切り替える第１の回路と、前記第１の回路の前記出力信号のレベルに応じて、前記キャパシタの充電及び放電を切り替える第２の回路と、を含み、前記第２の回路は、電源電圧に対する依存性を有さない定電流回路を含み、前記定電流回路の出力電流を前記キャパシタの充電電流として供給する。
（【００１１】以降は省略されています）

関連特許