特許ウォッチ

公開番号2025060128
公報種別公開特許公報(A)
公開日2025-04-10
出願番号2023170664
出願日2023-09-29
発明の名称D級増幅回路
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H03F 1/52 20060101AFI20250403BHJP(基本電子回路)
要約【課題】遅延処理が行われた場合でも、異常の検出を正確に行うことが可能なD級増幅回路を提供する。
【解決手段】入力された信号に対してPWM変調処理を行うPWM変調処理部と、PWM変調された信号をスイッチング素子により増幅する信号増幅部と、信号増幅部を通過後の信号において、設定された時間以上連続して電圧降下が生じた場合に、異常として検出する異常検出部と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
入力された信号に対してＰＷＭ変調処理を行うＰＷＭ変調処理部と、
ＰＷＭ変調された信号をスイッチング素子により増幅する信号増幅部と、
前記信号増幅部を通過後の信号において、設定された時間以上連続して電圧降下が生じた場合に、異常として検出する異常検出部と、を備える
Ｄ級増幅回路。
続きを表示（約 320 文字）【請求項２】
前記異常検出部は、電界効果トランジスタと、前記電界効果トランジスタの入力端子に接続され、前記信号増幅部を通過後の信号の論理を反転させる第１反転回路と、前記電界効果トランジスタの出力端子に接続され、抵抗及び静電容量が並列に接続されてなる並列回路と、を備える
請求項１に記載のＤ級増幅回路。
【請求項３】
前記異常検出部は、前記電界効果トランジスタの出力端子に接続され、前記電界効果トランジスタの出力信号の論理を反転させる第２反転回路と、前記第２反転回路の出力信号と外部から入力された異常検出の有効を示す信号との論理積演算を行う論理積回路と、をさらに備える
請求項２に記載のＤ級増幅回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、Ｄ級増幅回路に関する。
続きを表示（約 1,000 文字）【背景技術】
【０００２】
ＰＷＭ（Pulse Width Modulation）変調された信号をスイッチング素子による信号増幅部により増幅するＤ級増幅回路においては、非常に大きい出力のトランジスタを使用しているため、出力端子の地絡、又は、出力端子間の短絡等の異常が生じると、大電流が発生して回路を故障させるおそれがある。そのため、Ｄ級増幅回路においては、異常が検出された場合に回路を保護する保護回路の搭載が要求される。
【０００３】
特許文献１には、そのような保護回路を搭載したＤ級増幅回路が開示されている。
【先行技術文献】
【特許文献】
【０００４】
特開２００８－０１７２６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載のＤ級増幅回路では、ＰＷＭ変調された信号のレベルと信号増幅部から出力された信号のレベルとをサンプリング回路にて比較することにより、異常の検出を行なっている。
【０００６】
一般的に、Ｄ級増幅回路では、信号増幅部の前段のプリドライバにおいて、スイッチング素子に貫通電流が流れるのを防止するための遅延処理を行う遅延処理部が設けられている。
【０００７】
そのため、ＰＷＭ変調された信号のタイミングと信号増幅部から出力された信号のタイミングとの間にずれが生じ、遅延が大きくタイミングのずれが大きい場合、異常の検出を正確に行えないおそれがある。
【０００８】
本開示は、上記の事情を踏まえ、遅延処理が行われた場合でも、異常の検出を正確に行うことが可能なＤ級増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本開示のＤ級増幅回路は、入力された信号に対してＰＷＭ変調処理を行うＰＷＭ変調処理部と、ＰＷＭ変調された信号をスイッチング素子により増幅する信号増幅部と、前記信号増幅部を通過後の信号において、設定された時間以上連続して電圧降下が生じた場合に、異常として検出する異常検出部と、を備える。
【発明の効果】
【００１０】
本開示のＤ級増幅回路によれば、遅延処理が行われた場合でも、異常の検出を正確に行うことができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許