特許ウォッチ

公開番号2025058520
公報種別公開特許公報(A)
公開日2025-04-09
出願番号2023168505
出願日2023-09-28
発明の名称表示ドライバ回路及び表示システム
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H03L 7/14 20060101AFI20250402BHJP(基本電子回路)
要約【課題】クロックエンベデッド方式の高速シリアル伝送方式により表示制御回路からデータを受信するような構成において、再クロックトレーニングの際のPLL回路のロック時間を短縮する。
【解決手段】PLL回路15は、入力された制御電圧Vctrlに応じた発振周波数の信号を生成してクロック信号102として出力するVCO25を有する。PLL回路15は、表示コントローラから増幅回路11経由にて受信したデータ信号のクロックトレーニング期間において、データ信号のクロックトレーニング期間に含まれる基準クロックに同期したクロック信号102をVCO25により生成して出力する。制御電圧保持回路40は、PLL回路15がロック状態となった際の制御電圧Vctrlの電圧値を保持し、PLL回路15がロック状態からアンロック状態になった場合に、保持していた電圧値に基づく電圧を制御電圧Vctrlに供給するような動作を行う。
【選択図】図4
特許請求の範囲【請求項１】
表示制御回路からのデータ信号を受信して表示装置を駆動するための表示ドライバ回路であって、
入力された制御電圧に応じた発振周波数の信号を生成してクロック信号として出力する電圧制御発振器を有し、前記表示制御回路から受信したデータ信号のクロックトレーニング期間において、当該データ信号のクロックトレーニング期間に含まれる基準クロックに同期したクロック信号を前記電圧制御発振器により生成して出力するＰＬＬ回路と、
前記ＰＬＬ回路により生成されたクロック信号を用いて表示装置を駆動する駆動回路と、を備え、
前記ＰＬＬ回路は、当該ＰＬＬ回路がロック状態となった際の前記制御電圧の電圧値を保持し、前記ＰＬＬ回路がロック状態からアンロック状態になった場合に、保持していた電圧値に基づく電圧を前記制御電圧に供給する制御電圧保持回路を備える、
表示ドライバ回路。
続きを表示（約 610 文字）【請求項２】
前記制御電圧保持回路は、前記ＰＬＬ回路がロック状態になった際の前記制御電圧をデジタル値に変換する変換器と、
前記変換器により変換されたデジタル値を保持する保持回路と、を備え、
前記変換器は、前記ＰＬＬ回路がロック状態からアンロック状態になった場合に、前記保持回路に保持されていたデジタル値をアナログ値に変換して前記制御電圧に供給する、
請求項１記載の表示ドライバ回路。
【請求項３】
前記制御電圧保持回路は、前記変換器に接続され前記制御電圧の出力及び非出力を切り替えるためのスイッチ素子と、
前記変換器、前記保持回路及び前記スイッチ素子を制御するタイミング信号を生成するタイミング信号生成回路と、をさらに備え、
前記タイミング信号生成回路は、前記ＰＬＬ回路がロック状態からアンロック状態になった場合に、前記制御電圧が出力される期間に前記スイッチ素子を閉状態となるように制御する前記タイミング信号を出力する請求項２記載の表示ドライバ回路。
【請求項４】
請求項１から３のいずれか１項に記載の表示ドライバ回路と、
表示データと共に基準クロックが重畳された前記データ信号を前記表示ドライバ回路に送信する表示制御回路と、
前記表示ドライバ回路から前記表示データが供給される表示装置と、
を備えた表示システム。

発明の詳細な説明【技術分野】
【０００１】
本発明は、表示制御回路（表示コントローラ）からのデータ信号を受信してＬＣＤ表示装置等の表示装置を駆動するための表示ドライバ回路、及びこの表示ドライバ回路を含む表示システムに関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
表示制御回路（表示コントローラ）からのデータ信号を受信してＬＣＤ表示装置等の表示装置を駆動するための表示ドライバ回路を備えた画像処理システムでは、表示制御回路と表示ドライバ回路との間で高速に信号の伝送を行うことが要求される。特に、近年では表示装置の高解像度化や、高リフレッシュレート化に伴い伝送すべき映像データ量が増加して信号伝送速度はますます高速化している。
【０００３】
このような表示制御回路と表示ドライバ回路との間の信号伝送方式として、クロックエンベデッド（クロック埋め込み）方式の高速シリアル伝送方式が用いられる場合がある（例えば特許文献１参照）。
【０００４】
このクロックエンベデッド方式の高速シリアル伝送方式では、送信側の表示制御回路において、データにクロックを重畳して受信側の表示ドライバ回路にシリアル伝送する。受信側の表示ドライバ回路では、ＰＬＬ（Phase Locked Loop）回路を用いることにより、受信したデータからクロック信号を再生して、データの受信が行われる。
【先行技術文献】
【特許文献】
【０００５】
特開２０２２－０３７６４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このようなクロックエンベデッド方式の高速シリアル伝送方式では、クロックトレーニング期間という決められた期間内においてデータ信号中に重畳された基準クロックに同期したクロック信号をＰＬＬ回路により生成する必要がある。
【０００７】
しかし、上述したように表示装置の高解像度化や、高リフレッシュレート化に伴い伝送すべき映像データ量が増加して信号伝送速度はますます高速化しているため、このクロックトレーニング期間がより短縮化される傾向になる。
【０００８】
そして、ＰＬＬ回路がロック状態となりクロック信号が生成された場合でも、ＰＬＬ回路がロック状態を維持できなくなった場合には、再度ＰＬＬ回路をロック状態とする再クロックトレーニングを実施する必要がある。そのため、何らかの原因により表示不良が発生して表示状態を元の正常な状態に復帰させる場合等には、ＰＬＬ回路を再度ロック状態とする再クロックトレーニングが必要となる。そして、この再クロックトレーニングの際のＰＬＬ回路のロック時間を短縮することができれば、正常な表示状態への復帰時間も短縮することができる。また、表示ドライバ回路の動作確認を行う出荷時等のテスト時には、何度も再クロックトレーニングが実行されるため、再クロックトレーニングのための時間を短縮することにより、出荷時の検査コストの削減を図ることができる。
【０００９】
本発明の目的は、クロックエンベデッド方式の高速シリアル伝送方式により表示制御回路からデータを受信するような構成において、再クロックトレーニングの際のＰＬＬ回路のロック時間を短縮することが可能な表示ドライバ回路を提供することである。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の表示ドライバ回路は、表示制御回路からのデータ信号を受信して表示装置を駆動するための表示ドライバ回路であって、
入力された制御電圧に応じた発振周波数の信号を生成してクロック信号として出力する電圧制御発振器を有し、前記表示制御回路から受信したデータ信号のクロックトレーニング期間において、当該データ信号のクロックトレーニング期間に含まれる基準クロックに同期したクロック信号を前記電圧制御発振器により生成して出力するＰＬＬ回路と、
前記ＰＬＬ回路により生成されたクロック信号を用いて表示装置を駆動する駆動回路と、を備え、
前記ＰＬＬ回路は、当該ＰＬＬ回路がロック状態となった際の前記制御電圧の電圧値を保持し、前記ＰＬＬ回路がロック状態からアンロック状態になった場合に、保持していた電圧値に基づく電圧を前記制御電圧に供給する制御電圧保持回路を備える。
（【００１１】以降は省略されています）

関連特許