特許ウォッチ

公開番号2025062104
公報種別公開特許公報(A)
公開日2025-04-11
出願番号2025017733,2023206936
出願日2025-02-05,2018-08-10
発明の名称SiC半導体装置
出願人ローム株式会社
代理人弁理士法人あい特許事務所
主分類H10D 8/60 20250101AFI20250404BHJP()
要約【課題】改質層に起因するSiC半導体チップへの影響を低減できるSiC半導体装置を提供する。
【解決手段】SiC半導体装置1は、SiC半導体基板6およびSiCエピタキシャル層7を含む積層構造を有し、SiCエピタキシャル層7によって形成された第1主面3、ならびに、SiC半導体基板6およびSiCエピタキシャル層7によって形成された側面5A～5Dを有するSiC半導体層2と、側面5A～5DにおいてSiCエピタキシャル層7から間隔を空けてSiC半導体基板6からなる部分に形成され、SiC半導体基板6とは異なる性質に改質された複数の改質ライン22A～22Dと、を含む。複数の改質ライン22A～22Dが、第1主面3の法線方向Zに関して互いに異なる厚さを有している。
【選択図】図3
特許請求の範囲【請求項１】
一方側の第１主面、他方側の第２主面および側面を有するＳｉＣチップと、
前記第１主面および前記側面から露出するように前記第１主面の表層部に形成された第１導電型の半導体領域と、
前記第１主面の周縁部において前記第１主面の表層部に形成されたｐｎ接続領域と、
前記第１主面の周縁部において前記半導体領域の表層部に形成され、前記半導体領域と前記ｐｎ接続領域を形成する第２導電型の不純物領域と、
前記ｐｎ接続領域の深さ位置から前記第２主面側に間隔を空けて前記側面に形成され、ＳｉＣとは異なる性質に改質された改質ラインと、を含み、
前記改質ラインは、前記半導体領域の底部の深さ位置から前記第２主面側に間隔を空けて前記側面に形成されている、ＳｉＣ半導体装置。
続きを表示（約 980 文字）【請求項２】
前記ｐｎ接続領域は、前記側面から前記第１主面の内方に間隔を空けて形成されている、請求項１に記載のＳｉＣ半導体装置。
【請求項３】
前記第１主面の内方部に設けられたアクティブ領域と、
前記第１主面の周縁部に設けられた外側領域と、をさらに含み、
前記ｐｎ接続領域は、前記外側領域に形成されている、請求項１または２に記載のＳｉＣ半導体装置。
【請求項４】
前記アクティブ領域の前記第１主面に形成されたダイオード構造をさらに含む、請求項３に記載のＳｉＣ半導体装置。
【請求項５】
前記ダイオード構造は、
前記アクティブ領域の前記第１主面の表層部に形成されたダイオード領域と、
前記第１主面の上で前記ダイオード領域に電気的に接続された電極と、を含む、請求項４に記載のＳｉＣ半導体装置。
【請求項６】
前記アクティブ領域の前記第１主面に形成された電界効果型のトランジスタ構造をさらに含む、請求項３に記載のＳｉＣ半導体装置。
【請求項７】
前記トランジスタ構造は、
前記アクティブ領域の前記第１主面の表層部に形成されたボディ領域と、
前記ボディ領域を貫通するように前記第１主面に形成されたトレンチゲート構造と、
前記ボディ領域の表層部において前記トレンチゲート構造に沿う領域に形成されたソース領域と、を含む、請求項６に記載のＳｉＣ半導体装置。
【請求項８】
前記改質ラインは、前記トレンチゲート構造の底壁の深さ位置から前記第２主面側に間隔を空けて前記側面に形成されている、請求項７に記載のＳｉＣ半導体装置。
【請求項９】
前記アクティブ領域は、前記第１主面の一部からなるアクティブ主面を有し、
前記外側領域は、前記アクティブ領域を台地状に区画するように前記アクティブ主面に対して前記第２主面側に向けて窪んだ外側主面を有し、
前記ｐｎ接続領域は、前記外側主面の表層部に形成されている、請求項７または８に記載のＳｉＣ半導体装置。
【請求項１０】
前記外側主面は、前記側面に連なっている、請求項９に記載のＳｉＣ半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、ＳｉＣ半導体装置に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
近年、ステルスダイシング法と称されるＳｉＣ半導体ウエハの加工方法が注目されている。ステルスダイシング法では、ＳｉＣ半導体ウエハにレーザ光が選択的に照射された後、レーザ光が照射された部分に沿ってＳｉＣ半導体ウエハが切断される。この方法によれば、ダイシングブレード等の切断部材を用いずに、比較的高い硬度を有するＳｉＣ半導体ウエハを切断できるので、製造時間を短縮できる。
【０００３】
特許文献１は、ステルスダイシング法を利用したＳｉＣ半導体装置の製造方法を開示している。特許文献１の製造方法では、所定のオフ角を有するＳｉＣ半導体ウエハから複数のＳｉＣ半導体層が切り出される。ＳｉＣ半導体層においてＳｉＣ単結晶のａ面に面する２つ側面は、ＳｉＣ単結晶のｃ軸に沿う傾斜面となる。
【先行技術文献】
【特許文献】
【０００４】
特開２０１６－２０７９０８号公報
【０００５】
［概要］
ＳｉＣ半導体装置は、半導体組立装置を用いてリードフレームや実装基板などの接続対象物に実装される。半導体組立装置におけるＳｉＣ半導体装置の搬送工程は、たとえば、ＳｉＣ半導体層の主面を吸着して保持するピックアップノズルによって行われる。
【０００６】
特許文献１に係るＳｉＣ半導体装置が半導体組立装置に搬入された場合、ピックアップノズルによる吸着がＳｉＣ半導体層の傾斜面によって妨げられる虞がある。この場合、ピックアップノズルはＳｉＣ半導体装置を適切に保持できないため、ピックアップエラーが発生する。
【０００７】
また、改質層は、ＳｉＣ単結晶を他の性質に改質させることによって形成される。そのため、改質層に起因するＳｉＣ半導体チップ（ＳｉＣ半導体層）への影響を考慮すると、ＳｉＣ半導体チップの側面の全域に複数の改質層が形成されることは望ましいとはいえない。改質層に起因するＳｉＣ半導体チップへの影響としては、改質層に起因するＳｉＣ半導体チップの電気的特性の変動や、改質層を起点とするＳｉＣ半導体チップのクラックの発生等が例示される。
【０００８】
一実施形態は、半導体組立装置におけるピックアップエラーを抑制できるＳｉＣ半導体装置を提供する。一実施形態は、改質層に起因するＳｉＣ半導体チップへの影響を低減できるＳｉＣ半導体装置を提供する。
【０００９】
一実施形態は、六方晶からなるＳｉＣ単結晶を含み、前記ＳｉＣ単結晶のｃ面に面し、前記ｃ面に対して傾斜したオフ角を有する素子形成面としての第１主面、前記第１主面の反対側の第２主面、および、前記ＳｉＣ単結晶のａ面に面し、前記第１主面の法線を０°とした時、前記法線に対して前記オフ角未満の角度を有する側面を有するＳｉＣ半導体層を含む、ＳｉＣ半導体装置を提供する。
【００１０】
このＳｉＣ半導体装置によれば、半導体組立装置におけるピックアップエラーを抑制できる。
（【００１１】以降は省略されています）

関連特許