特許ウォッチ

公開番号2025057988
公報種別公開特許公報(A)
公開日2025-04-09
出願番号2023167869
出願日2023-09-28
発明の名称出力アンプ回路、表示ドライバ及び表示装置
出願人ローム株式会社
代理人弁理士法人レクスト国際特許事務所
主分類G09G 3/20 20060101AFI20250402BHJP(教育;暗号方法;表示;広告;シール)
要約【目的】表示ムラを抑えることが可能な出力アンプ回路、当該出力アンプ回路を含む表示ドライバ及び表示装置を提供することを目的とする。
【構成】本発明は、第1～第nの入力電圧を受けて夫々を増幅した第1～第nの出力電圧を生成する第1～第nのアンプと、第1～第nのアンプをK個に群分けした第1～第Kのアンプ群の各々に対応して設けられており、夫々がアンプの動作電流の電流値を設定するためのバイアス電圧を生成する第1～第Kのバイアス回路と、第1～第Kのバイアス回路の各々で生成されたバイアス電圧を個別に第1～第Kのアンプ群に夫々供給する第1～第Kの配線と、オン状態時に、第1～第Kの配線のうちの1の配線と1の配線とは異なる他の配線とを接続するスイッチ回路と、を有する。
【選択図】図1
特許請求の範囲【請求項１】
所定周期のデータ期間毎に第１～第ｎ（ｎは２以上の整数）の入力電圧を受けて夫々を増幅した第１～第ｎの出力電圧を生成する第１～第ｎのアンプと、
前記第１～第ｎのアンプをＫ（Ｋは２以上の整数）個に群分けした第１～第Ｋのアンプ群の各々に対応して設けられており、夫々が、前記アンプの動作電流の電流値を設定するためのバイアス電圧を生成する第１～第Ｋのバイアス回路と、
前記第１～第Ｋのバイアス回路の各々で生成された前記バイアス電圧を前記第１～第Ｋのアンプ群に夫々供給する互いに独立した第１～第Ｋの配線と、
オン状態時に、前記第１～第Ｋの配線のうちの１の配線と前記１の配線とは異なる他の配線とを接続するスイッチ回路と、を有することを特徴とする出力アンプ回路。
続きを表示（約 1,600 文字）【請求項２】
前記スイッチ回路をオン状態又はオフ状態に設定する制御部を含み、
前記制御部は、前記データ期間毎に、そのデータ期間開始直後の第１の期間と前記第１の期間に後続する第２の期間とを含み、少なくとも前記第２の期間に亘って前記スイッチ回路をオン状態に設定することを特徴とする請求項１に記載の出力アンプ回路。
【請求項３】
前記制御部は、前記第１の期間では前記スイッチ回路をオフ状態に設定することで、前記１の配線と前記他の配線との接続を遮断することを特徴とする請求項２に記載の出力アンプ回路。
【請求項４】
前記スイッチ回路は、自身のオン抵抗が所定値より高く、
前記制御部は、前記データ期間に亘って前記スイッチ回路をオン状態に設定することを特徴とする請求項２に記載の出力アンプ回路。
【請求項５】
前記データ期間は、前記第１～第ｎのアンプのうちの所定個毎に前記データ期間の開始タイミングがシフトするように設定されることを特徴とする請求項１に記載の出力アンプ回路。
【請求項６】
前記第１～第Ｋのバイアス回路は、前記バイアス電圧の電圧値を指定するバイアス制御信号を受け、前記バイアス電圧各々の電圧値を前記バイアス制御信号にて指定された前記電圧値に調整する電圧調整部を含むことを特徴とする請求項１～５のいずれか１に記載の出力アンプ回路。
【請求項７】
前記バイアス電圧とは異なる、電圧値固定のバイアス電圧を生成して前記第１～第ｎのアンプに供給する共通バイアス電圧生成回路と、を含むことを特徴とする請求項６に記載の出力アンプ回路。
【請求項８】
映像信号に基づく各画素の輝度レベルに対応した電圧値を夫々が有する第１～第ｎ（ｎは２以上の整数）の階調電圧を生成する階調電圧生成回路と、
前記第１～第ｎの階調電圧を受けて夫々を増幅した第１～第ｎの出力電圧を表示パネルの第１～第ｎのデータ線に供給する第１～第ｎのアンプと、
前記第１～第ｎのアンプをＫ（Ｋは２以上の整数）個に群分けした第１～第Ｋのアンプ群の各々に対応して設けられており、夫々が、前記アンプの動作電流の電流値を設定するためのバイアス電圧を生成する第１～第Ｋのバイアス回路と、
前記第１～第Ｋのバイアス回路の各々で生成された前記バイアス電圧を前記第１～第Ｋのアンプ群に夫々供給する互いに独立した第１～第Ｋの配線と、
オン状態時に、前記第１～第Ｋの配線のうちの１の配線と前記１の配線とは異なる他の配線とを接続するスイッチ回路と、を有することを特徴とする表示ドライバ。
【請求項９】
表示画面の水平方向に沿って伸張する第１～第ｎ（ｎは２以上の整数）のデータ線を有する表示パネルと、
映像信号に基づく各画素の輝度レベルに対応した電圧値を夫々が有する第１～第ｎの階調電圧を生成する階調電圧生成回路と、
前記第１～第ｎの階調電圧を受けて夫々を増幅した第１～第ｎの出力電圧を前記表示パネルの前記第１～第ｎのデータ線に供給する第１～第ｎのアンプと、
前記第１～第ｎのアンプをＫ（Ｋは２以上の整数）個に群分けした第１～第Ｋのアンプ群の各々に対応して設けられており、夫々が、前記アンプの動作電流の電流値を設定するためのバイアス電圧を生成する第１～第Ｋのバイアス回路と、
前記第１～第Ｋのバイアス回路の各々で生成された前記バイアス電圧を前記第１～第Ｋのアンプ群に夫々供給する互いに独立した第１～第Ｋの配線と、
オン状態時に、前記第１～第Ｋの配線のうちの１の配線と前記１の配線とは異なる他の配線とを接続するスイッチ回路と、を有することを特徴とする表示装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、複数のアンプを含む出力アンプ回路、当該出力アンプ回路を含む表示ドライバ及び表示装置に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
表示パネルとしての例えば液晶表示パネル又は有機ＥＬパネルを駆動する表示ドライバには、映像信号によって表される輝度レベルに対応した階調電圧を増幅して、表示パネルのソースラインに供給する複数の出力アンプが含まれている。
【０００３】
また、近年の表示パネルの大画面化、高精細化に伴い、出力アンプに対して、出力電圧の立ち上がり又は立ち下がり時間の短縮化、いわゆる高スルーレート化が望まれている。ところで、出力アンプは、例えばオペアンプからなり、自身の差動段に流す動作電流を増やすことによりスルーレートを高くすることができるが、その分だけ電力消費量が増加するという問題が生じる。
【０００４】
そこで、出力アンプの差動段に流れる動作電流の大きさを、１データ期間の前半で大、後半では小となるように出力アンプの外部からバイアス電圧によって制御することが考えられる。例えば、表示ドライバとしての半導体ＩＣチップのチップ中央部にバイアス電圧を生成するバイアス回路を設け、このバイアス回路からバイアス線を介して、半導体ＩＣチップの長辺方向に沿って配置されている出力アンプの各々にバイアス電圧を供給する。
【０００５】
しかしながら、バイアス線の抵抗や、各出力アンプに含まれるトランジスタのゲート容量による大きなインパーダンスにより、チップ中央部とチップ端部とでバイアス電圧を変化させるタイミングに大きなずれが生じて表示ムラを生じさせるおそれがあった。
【０００６】
そこで、このようなチップ中央部とチップ端部でのバイアス電圧変化のタイミング差を短縮する方法として、出力アンプをグループ化し、グループ毎に、バイアス電圧を生成するサブバイアス回路を設けるようにした表示ドライバが提案された（例えば特許文献１参照）。
【０００７】
特許文献１に開示されている表示ドライバでは、出力アンプをグループ化し、グループ毎にバイアス電圧を生成するサブバイアス回路を設けている。
【先行技術文献】
【特許文献】
【０００８】
特開２０１９－９５５４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、特許文献１に開示されている表示ドライバでは、製造上のバラツキ等に起因して、各サブバイアス回路で生成されたバイアス電圧にバラツキが生じると、これがグループ間における出力アンプの特性バラツキにつながり、表示ムラを引き起こすことがあった。
【００１０】
そこで、本発明は、表示ムラを抑えることが可能な出力アンプ回路、当該出力アンプ回路を含む表示ドライバ及び表示装置を提供することを目的とする。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許