特許ウォッチ

公開番号2025060055
公報種別公開特許公報(A)
公開日2025-04-10
出願番号2023170545
出願日2023-09-29
発明の名称デジタルアナログ変換装置、表示ドライバ及び表示装置
出願人ローム株式会社
代理人弁理士法人レクスト国際特許事務所
主分類G09G 3/20 20060101AFI20250403BHJP(教育;暗号方法;表示;広告;シール)
要約【目的】ノイズの重畳を抑えた高品質な出力電圧を生成することが可能なデジタルアナログ変換装置、当該デジタルアナログ変換装置を含む表示ドライバ及び表示装置を提供することを目的とする。
【構成】本発明は、バイナリーコードからなるデジタルデータ片の系列を受け、デジタルデータ片の各々をグレイコードに変換したグレイコードデータ片の各々を生成するグレイコード変換回路と、グレイコードデータ片及び互いに異なる電圧値を有する複数の参照電圧を受け、グレイコードデータ片に基づき、複数の参照電圧のうちから重複を含む2つの参照電圧を選択し夫々を第1の選択電圧及び第2の選択電圧として出力するデコーダと、第1の選択電圧及び第2の選択電圧を夫々受ける第1及び第2の入力端子を有し、第1及び第2の入力端子に割り当てられている重み付け比にて第1の選択電圧と第2の選択電圧との内挿補間を行って得られた電圧を増幅した出力電圧を生成する増幅回路と、を有する。
【選択図】図13
特許請求の範囲【請求項１】
バイナリーコードからなるデジタルデータ片の系列を受け、前記デジタルデータ片の各々をグレイコードに変換したグレイコードデータ片の各々を生成するグレイコード変換回路と、
前記グレイコードデータ片及び互いに異なる電圧値を有する複数の参照電圧を受け、前記グレイコードデータ片に基づき、前記複数の参照電圧のうちから重複を含む２つの参照電圧を選択し夫々を第１の選択電圧及び第２の選択電圧として出力するデコーダと、
前記第１の選択電圧及び前記第２の選択電圧を夫々受ける第１及び第２の入力端子を有し、前記第１及び第２の入力端子に割り当てられている重み付け比にて前記第１の選択電圧と前記第２の選択電圧との内挿補間を行って得られた電圧を増幅した出力電圧を生成する増幅回路と、を有することを特徴とするデジタルアナログ変換装置。
続きを表示（約 2,000 文字）【請求項２】
前記デコーダは、
前記グレイコードデータ片中の第１のビット群に基づき、前記複数の参照電圧から互いに隣接する電圧値を有する２
ｗ
（ｗは１以上の整数）個の参照電圧を選択し、夫々を第１～第２
ｗ
の選択電圧として出力する第１のデコーダと、
前記グレイコードデータ片中の第２のビット群に基づき、前記第１～第２
ｗ
の選択電圧のうちから前記重複を含む２つの参照電圧を選択し夫々を前記第１の選択電圧及び前記第２の選択電圧として出力する第２のデコーダと、を含むことを特徴とする請求項１に記載のデジタルアナログ変換装置。
【請求項３】
前記グレイコードデータ片の各々は最上位ビットを第ｋ（ｋは２以上の整数）ビット、最下位ビットを第０ビットとする合計（ｋ＋１）ビットからなり、
前記第１のビット群は、前記第ｋビット～第（２・ｗ）ビットからなる上位ビット群であり、
前記第２のビット群は、第（２・ｗ－１）ビット～前記第０ビットからなる下位ビット群であることを特徴とする請求項２に記載のデジタルアナログ変換装置。
【請求項４】
前記グレイコードデータ片の各々は最上位ビットを第ｋ（ｋは２以上の整数）ビット、最下位ビットを第０ビットとする合計（ｋ＋１）ビットからなり、
前記第１のビット群は、第（２・ｗ－１）ビット～前記第０ビットからなる下位ビット群であり、
前記第２のビット群は、前記第ｋビット～第（２・ｗ）ビットからなる上位ビット群であることを特徴とする請求項２に記載のデジタルアナログ変換装置。
【請求項５】
前記増幅回路は、前記第１及び第２の入力端子が共に非反転入力端子であり、自身の出力端子が自身の反転入力端子に接続されている、内挿機能を有するオペアンプであることを特徴とする請求項１～４のいずれか１に記載のデジタルアナログ変換装置。
【請求項６】
映像信号に基づく各画素の輝度レベルをバイナリーコードで表す画素データ片の系列を受け、前記画素データ片の系列に含まれるｎ（ｎは２以上の整数）個の前記画素データ片毎に、前記画素データ片の各々を前記輝度レベルに対応した電圧値を有する第１～第ｎの出力電圧に変換して表示パネルの第１～第ｎのデータ線に供給する第１～第ｎのデジタルアナログ変換回路を含む表示ドライバであって、
前記画素データ片の系列に含まれる前記画素データ片の各々をグレイコードに変換したグレイコードデータ片の各々を生成するグレイコード変換回路を含み、
前記第１～第ｎのデジタルアナログ変換回路の各々は、
前記グレイコードデータ片及び互いに異なる電圧値を有する複数の参照電圧を受け、前記グレイコードデータ片に基づき、前記複数の参照電圧のうちから重複を含む２つの参照電圧を選択し夫々を第１の選択電圧及び第２の選択電圧として出力するデコーダと、
前記第１の選択電圧及び前記第２の選択電圧を夫々受ける第１及び第２の入力端子を有し、前記第１及び第２の入力端子に割り当てられている重み付け比にて前記第１の選択電圧と前記第２の選択電圧との内挿補間を行って得られた電圧を前記出力電圧として生成する増幅回路と、を有することを特徴とする表示ドライバ。
【請求項７】
夫々に複数の表示セルが形成されている第１～第ｎ（ｎは２以上の整数）のデータ線が配置されている表示パネルと、
映像信号に基づく各画素の輝度レベルをバイナリーコードで表す画素データ片の系列を受け、前記画素データ片の系列に含まれるｎ個の前記画素データ片毎に、前記画素データ片の各々を前記輝度レベルに対応した電圧値を有する第１～第ｎの出力電圧に変換して前記表示パネルの第１～第ｎのデータ線に供給する第１～第ｎのデジタルアナログ変換回路を含む表示ドライバであって、
前記画素データ片の系列に含まれる前記画素データ片の各々をグレイコードに変換したグレイコードデータ片の各々を生成するグレイコード変換回路を含み、
前記第１～第ｎのデジタルアナログ変換回路の各々は、
前記グレイコードデータ片及び互いに異なる電圧値を有する複数の参照電圧を受け、前記グレイコードデータ片に基づき、前記複数の参照電圧のうちから重複を含む２つの参照電圧を選択し夫々を第１の選択電圧及び第２の選択電圧として出力するデコーダと、
前記第１の選択電圧及び前記第２の選択電圧を夫々受ける第１及び第２の入力端子を有し、前記第１及び第２の入力端子に割り当てられている重み付け比にて前記第１の選択電圧と前記第２の選択電圧との内挿補間を行って得られた電圧を前記出力電圧として生成する増幅回路と、を有することを特徴とする表示装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、デジタルアナログ変換装置、表示パネルを駆動する表示ドライバ及び表示装置に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
液晶表示装置として、複数のデータ線と複数の走査線が交叉して配置され、各交叉部に画素を担う表示セルが形成されている表示パネルと共に、当該表示パネルを駆動するソースドライバ及びゲートドライバを含むものが知られている（例えば特許文献１参照）。
【０００３】
ソースドライバは、シフトレジスタ、レベルシフタ、データレジスタラッチ、ＤＡ（digital to analog）変換部、出力アンプ部を含む。
【０００４】
シフトレジスタは、クロック信号に同期してラッチの選択を行う為の複数のラッチタイミング信号を生成し、データレジスタラッチに供給する。
【０００５】
データレジスタラッチは、シフトレジスタから供給されたラッチタイミング信号の各々に基づき、映像信号に基づく各表示セルに対応した、例えば８ビットの表示データ片をｎ個毎取り込む。レベルシフタは、ｎ個の表示データ片の各々に対して、各ビットに対応した信号レベルの振幅を増加するレベルシフト処理を施し、得られたレベルシフト後のｎ個の表示データ片の各々をＤＡ変換部に供給する。
【０００６】
ＤＡ変換部は、ガンマ回路と、ｎ個の表示データ片の各々に対応して設けられたｎ個の選択回路（デコーダ）を含む。ガンマ回路は、互いに異なる電圧値を有する例えば２５６個の電圧を参照電圧として生成してｎ個の選択回路の各々に供給する。選択回路の各々は、２５６個の参照電圧のうちから、自身が受けた８ビットの表示データ片にて示される値に対応した参照電圧を選択する。かかる構成により、ＤＡ変換部は、上記したｎ個の選択回路の各々によって選択したｎ個の参照電圧をｎ個の階調電圧として出力アンプ部に供給する。出力アンプ部は、ｎ個の階調電圧を夫々個別に増幅したものを出力電圧として表示パネルのｎ本のデータ線に供給する。
【先行技術文献】
【特許文献】
【０００７】
特開２００９－１４５４９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
近年の表示パネルの大画面化及び高解像度化に伴い、１つの表示データ片に対応した出力電圧（階調電圧）を表示パネルの表示セルに充電する期間（１データ期間）は短くなっており、所望の表示品質を得るためには当該出力圧の波形として高い品質が要求されている。
【０００９】
ところで、表示データ片はバイナリーコードを使用しているため、１水平走査期間毎にＤＡ変換部に供給される表示データ片の輝度レベルの変化量が微量であっても、表示データ片の各ビットの論理レベルの変化数が多くなる場合がある。
【００１０】
例えば、表示データ片が輝度レベル「１２６」から「１２７」を表す状態に変化する場合、８ビットのバイナリーコードは［０１１１１１１０］から［０１１１１１１１］に変化する。つまり、輝度レベルの変化が「１」に対して、バイナリーコードでのビットの変化数は「１」である。
（【００１１】以降は省略されています）

関連特許