特許ウォッチ

公開番号2025059677
公報種別公開特許公報(A)
公開日2025-04-10
出願番号2023169915
出願日2023-09-29
発明の名称クロック異常検出回路
出願人ローム株式会社
代理人弁理士法人レクスト国際特許事務所
主分類H03K 5/19 20060101AFI20250403BHJP(基本電子回路)
要約【課題】
簡単な構成で被検査対象クロックの周期異常を高精度で検出することができるクロック異常検出回路を提供する。
【解決手段】
被検査クロック信号の1周期の開始時点毎にレベル反転する周期信号を生成する周期信号生成回路と、周期信号を被検査クロック信号の規定周期より短い時間だけ又は長い時間だけ遅延させて周期信号の遅延信号を出力する遅延回路と、被検査クロック信号の1周期の開始時点毎に遅延信号のレベルを保持して保持信号を生成する保持回路と、周期信号のレベルと保持信号のレベルとが一致するか否かを判別して判別結果を生成する判別手段と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
被検査クロック信号の周期の異常を検出するクロック異常検出回路であって、
前記被検査クロック信号の１周期の開始時点毎にレベル反転する周期信号を生成する周期信号生成回路と、
前記周期信号を前記被検査クロック信号について規定された周期より短い時間だけ又は長い時間だけ遅延させて前記周期信号の遅延信号を出力する遅延回路と、
前記被検査クロック信号の１周期の開始時点毎に前記遅延信号のレベルを保持して保持信号を生成する保持回路と、
前記周期信号のレベルと前記保持信号のレベルとが一致するか否かを判別して判別結果を生成する判別回路と、を備えることを特徴とするクロック異常検出回路。
続きを表示（約 770 文字）【請求項２】
前記判別結果が前記周期信号のレベルと前記保持信号のレベルとの不一致を示すときに前記被検査クロック信号の周期の異常を示す周期異常フラグ信号を生成して保持する周期異常信号生成回路を有することを特徴とする請求項１記載のクロック異常検出回路。
【請求項３】
前記周期信号生成回路は、前記被検査クロック信号を２分周する分周回路からなることを特徴とする請求項１記載のクロック異常検出回路。
【請求項４】
前記判別回路は、前記周期信号のレベルと前記保持信号のレベルとの排他的論理和をとるＸＯＲ回路からなることを特徴とする請求項１記載のクロック異常検出回路。
【請求項５】
被検査クロック信号の周期の異常を検出するクロック異常検出回路であって、
前記被検査クロック信号の１周期の開始時点毎にレベル反転する周期信号を生成する周期信号生成回路と、
前記周期信号を前記被検査クロック信号について規定された周期より短い時間だけ遅延させて前記周期信号の第１遅延信号を出力する第１遅延回路と、
前記周期信号を前記規定された周期より長い時間だけ遅延させて前記周期信号の第２遅延信号を出力する第２遅延回路と、
前記被検査クロック信号の１周期の開始時点毎に前記第１遅延信号のレベルを保持して第１保持信号を生成し、かつ前記第２遅延信号のレベルを保持して第２保持信号を生成する保持回路と、
前記周期信号のレベルと前記第１保持信号のレベルとが一致するか否かを判別して判別結果を生成する第１判別回路と、
前記周期信号のレベルと前記第２保持信号のレベルとが一致するか否かを判別して判別結果を生成する第２判別回路と、を備えることを特徴とするクロック異常検出回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、クロック信号の周期の異常を検出するクロック異常検出回路に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
一般的な電子回路は、入力されるクロック信号に同期して動作させることが多く、そのクロック信号の周期が１周期でも規定周期より短周期であった異常の場合に、その回路動作を保証することができなくなる。また、同様に、規定周期より長周期であった異常の場合には、その回路に要求される動作パフォーマンスを満たさないことが想定される。
【０００３】
従来、クロック信号の周期の異常を検出するクロック異常検出回路としては、例えば特許文献１に開示されたものがあった。
【０００４】
特許文献１に開示されたクロック異常検出回路は、被検査クロック信号を１周期だけ遅延させる遅延回路と、被検査クロック信号と遅延回路から得られる遅延クロック信号とを比較する比較回路と、比較回路のハイレベル出力状態の期間を計測するカウンタとを備えている。被検査クロック信号と遅延クロック信号とが一致する場合には比較回路の出力信号はローレベルとなり、被検査クロック信号は正常と判定される一方、被検査クロック信号と遅延クロック信号とが不一致である場合には比較回路の出力信号はハイレベルとなる。比較回路のハイレベル出力状態の期間はカウンタにより計測される。ハイレベルの期間が予め設定された周期異常検出期間を越えると、カウンタから異常検出信号が生成され、それにより被検査クロック信号は異常と判定される。
【先行技術文献】
【特許文献】
【０００５】
特開平１０－２４０３７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このような従来のクロック異常検出回路では、カウンタによる比較回路のハイレベル出力状態の期間の計測のために、カウンタには被検査クロック信号とは別に高速のクロック信号が供給される。カウンタはその高速のクロック信号のパルスを計数することにより比較回路のハイレベル出力状態の期間を計測する。
【０００７】
しかしながら、従来のクロック異常検出回路では、高速のクロック信号を用意すると共にその高速のクロック信号のパルスを計数するカウンタを備える必要があり、回路構成が複雑になるという課題があった。また、その高速のクロック信号の精度を考慮する必要があるので、被検査クロック信号の周期異常の検出期間の許容範囲を予め定める必要があった。
【０００８】
そこで、本発明の目的は、簡単な構成で被検査対象クロックの周期異常を高精度で検出することができるクロック異常検出回路を提供することである。
【課題を解決するための手段】
【０００９】
本発明のクロック異常検出回路は、被検査クロック信号の周期の異常を検出するクロック異常検出回路であって、前記被検査クロック信号の１周期の開始時点毎にレベル反転する周期信号を生成する周期信号生成回路と、前記周期信号を前記被検査クロック信号について規定された周期より短い時間だけ又は長い時間だけ遅延させて前記周期信号の遅延信号を出力する遅延回路と、前記被検査クロック信号の１周期の開始時点毎に前記遅延信号のレベルを保持して保持信号を生成する保持回路と、前記周期信号のレベルと前記保持信号のレベルとが一致するか否かを判別して判別結果を生成する判別回路と、を備えることを特徴としている。
【００１０】
本発明のクロック異常検出回路は、被検査クロック信号の周期の異常を検出するクロック異常検出回路であって、前記被検査クロック信号の１周期の開始時点毎にレベル反転する周期信号を生成する周期信号生成回路と、前記周期信号を前記被検査クロック信号について規定された周期より短い時間だけ遅延させて前記周期信号の第１遅延信号を出力する第１遅延回路と、前記周期信号を前記規定された周期より長い時間だけ遅延させて前記周期信号の第２遅延信号を出力する第２遅延回路と、前記被検査クロック信号の１周期の開始時点毎に前記第１遅延信号のレベルを保持して第１保持信号を生成し、かつ前記第２遅延信号のレベルを保持して第２保持信号を生成する保持回路と、前記周期信号のレベルと前記第１保持信号のレベルとが一致するか否かを判別して判別結果を生成する第１判別回路と、前記周期信号のレベルと前記第２保持信号のレベルとが一致するか否かを判別して判別結果を生成する第２判別回路と、を備えることを特徴としている。
【発明の効果】
（【００１１】以降は省略されています）

関連特許