特許ウォッチ

公開番号2025060246
公報種別公開特許公報(A)
公開日2025-04-10
出願番号2023170859
出願日2023-09-29
発明の名称PFM制御回路、昇圧型スイッチングレギュレータ
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H02M 3/155 20060101AFI20250403BHJP(電力の発電,変換,配電)
要約【課題】過電流の発生の可能性を低減できるPFM制御回路を提供する。
【解決手段】PFM制御回路15は、スイッチング素子23を駆動する駆動信号SDRVを出力する駆動出力37b、スイッチングレギュレータ17の二次側の出力電圧に関連する第1モニタ信号を第1基準値と比較して第1比較信号を生成する第1比較回路31と、スイッチング素子23に流れる電流に関連する第2モニタ信号を第2基準値と比較して第2比較信号を生成する第2比較回路43と、クロック信号CLKのハイ幅及びロウ幅の一方の幅の伸長を行うか否かの判定を第1比較信号及び第2比較信号に基づき行って判定の結果を示す伸長信号SXTNを生成するように構成される判定回路47、及びパルス信号SPLSをクロック信号CLKから伸長信号SXTNに応答して生成する伸長回路49を含むパルス生成回路45と、駆動出力37bに駆動信号SDRVを提供する駆動回路53を備える。
【選択図】図1
特許請求の範囲【請求項１】
スイッチングレギュレータのスイッチを駆動する駆動信号を出力するように構成された駆動出力と、
前記スイッチングレギュレータの二次側の出力電圧に関連付けられる第１モニタ信号を受けるように構成された第１入力と、
前記スイッチに流れる素子電流に関連付けられる第２モニタ信号を受けるように構成された第２入力と、
前記第１モニタ信号を前記二次側の出力電圧に関連付けられる第１基準値と比較して第１比較信号を生成するように構成された第１比較器と、
前記第２モニタ信号を前記素子電流に関連付けられる第２基準値と比較して第２比較信号を生成するように構成された第２比較器と、
クロック信号を受けるパルス生成回路であって、前記クロック信号の幅の伸長を行うか否かの判定を行うと共に前記判定の結果を示す伸長信号を生成するように構成される判定回路と、前記幅の伸長又は前記幅の維持の何れかであるパルス信号を前記クロック信号から前記伸長信号に応答して生成するように構成された伸長回路と、を含むパルス生成回路と、
前記パルス生成回路に接続される入力及び前記駆動出力に接続される出力を有し、前記出力に前記駆動信号を提供する駆動回路と、
を備え、
前記クロック信号の前記幅は、前記クロック信号のハイ幅及びロウ幅のいずれか一方であり、
前記判定は、前記第２比較信号の遷移と前記第１比較信号の遷移との順序に基づき行われる、
ＰＦＭ制御回路。
続きを表示（約 2,100 文字）【請求項２】
前記第１比較信号及び前記第２比較信号は、それぞれ、前記スイッチングレギュレータが第１状態及び第２状態にあることに関連付けられ、
前記第１状態は、前記スイッチングレギュレータの前記出力電圧が許容変動範囲を越えていることを表し、
前記第２状態は、前記スイッチに流れる電流が許容変動範囲を越えていることを表し、
前記判定回路は、前記スイッチングレギュレータが前記第２状態であることを示す前記第２比較信号の遷移の時から第１期間の内における前記第１比較信号の遷移に応答して、前記伸長信号を前記幅の伸長に設定するように構成され、
前記第１比較信号の前記遷移は、前記スイッチングレギュレータが前記第１状態になったことを示す、
請求項１に記載されたＰＦＭ制御回路。
【請求項３】
前記駆動回路は、駆動制御回路及び出力回路を含み、
前記駆動制御回路は、前記第１比較信号、前記第２比較信号及び前記パルス信号をそれぞれ受ける第１入力、第２入力及び第１パルス入力、並びに制御出力を有し、
前記出力回路は、前記制御出力からの制御信号を第１制御入力、前記パルス信号を受ける第２パルス入力、及び前記駆動回路の前記出力に接続される出力を有し、
前記駆動制御回路は、前記スイッチングレギュレータが前記第２状態であることを前記第２比較信号が示さないとき、及び、前記スイッチングレギュレータが前記第１状態であることを前記第１比較信号が示さないとき、前記出力回路が前記駆動信号を前記駆動出力に提供するように動作させる、
請求項２に記載されたＰＦＭ制御回路。
【請求項４】
前記駆動制御回路は、前記スイッチングレギュレータが前記第２状態であることを前記第２比較信号が示すとき、前記出力回路が前記駆動信号を前記駆動出力に提供することを妨げるように動作し、
前記駆動制御回路は、前記スイッチングレギュレータが前記第２状態であることを前記第２比較信号が示さないとき、及び、前記スイッチングレギュレータが前記第１状態であることを前記第１比較信号が示すとき、前記出力回路が前記駆動信号を前記駆動出力に提供することを妨げるように動作する、
請求項３に記載されたＰＦＭ制御回路。
【請求項５】
前記判定回路は、前記伸長回路が前記幅の伸長を可能にすることを特定するように構成されるフリップフロップ回路を含み、
前記判定回路は、前記第１期間の内に前記スイッチングレギュレータが前記第１状態であることを前記第１比較信号が示したことに応答して、前記フリップフロップ回路に前記幅の伸長を設定するように構成される、
請求項２に記載されたＰＦＭ制御回路。
【請求項６】
前記フリップフロップ回路は、ＲＳフリップフロップ回路を含み、
前記判定回路は、第１フリップフロップ回路、１又は複数の第２フリップフロップ回路、及び第３フリップフロップ回路を更に含み、
前記第１フリップフロップ回路、前記第２フリップフロップ回路、及び前記第３フリップフロップ回路は、直列に接続され、
前記第１フリップフロップ回路は、前記スイッチングレギュレータが前記第２状態であることを示す前記第２比較信号の遷移に応答して、第１論理値を取り込むと共に前記第１フリップフロップ回路の出力に提供し、
前記第２フリップフロップ回路及び前記第３フリップフロップ回路は、前記パルス信号に応答して動作して、前記第１論理値の転送を行い、
前記第３フリップフロップ回路は、前記第３フリップフロップ回路が前記第１論理値を取り込んだことに応答して、前記第１フリップフロップ回路、前記第２フリップフロップ回路、及び前記第３フリップフロップ回路をリセットする、
請求項５に記載されたＰＦＭ制御回路。
【請求項７】
前記判定回路は、前記スイッチングレギュレータが前記第１状態にあるときに前記第１比較信号に前記第１論理値を与える回路からの示す信号、及び前記第１フリップフロップ回路の前記出力からの信号を受ける論理回路を含み、
前記フリップフロップ回路は、前記論理回路の出力に接続される入力を有する、
請求項６に記載されたＰＦＭ制御回路。
【請求項８】
前記パルス生成回路は、第２期間の内に前記第１比較信号が変化したか否かを監視する監視回路を更に含む、
請求項６に記載されたＰＦＭ制御回路。
【請求項９】
前記パルス生成回路は、前記第２期間の内に前記第１比較信号が変化しないとき、前記ＲＳフリップフロップ回路をリセットするリセット信号を生成する、
請求項８に記載されたＰＦＭ制御回路。
【請求項１０】
前記伸長回路は、前記幅の伸長に関連付けられた遅延時間を有する遅延回路を含む、
請求項１に記載されたＰＦＭ制御回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、ＰＦＭ制御回路、及び昇圧型スイッチングレギュレータに関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
特許文献１は、昇圧型スイッチングレギュレータを開示する。昇圧型スイッチングレギュレータは、出力電圧のリップルを抑制することができる。
【先行技術文献】
【特許文献】
【０００３】
特開2014-180087号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
外部機器の制御に、PFM(Pulse Frequency Modulation)方式が用いられる。PFM方式は、クロック信号においてクロック遷移の頻度を制御する。
【０００５】
PFM(Pulse Frequency Modulation)方式は、例えばスイッチングレギュレータを制御するために採用されることができる。スイッチングレギュレータは、制御回路によって制御される。スイッチングレギュレータは、例えばディスプレイパネル・ドライバにおいて採用されており、制御回路は、ディスプレイパネル・ドライバの集積回路に内蔵される。
【０００６】
駆動信号のデューティーは、例えば使用環境の変動及び製造ばらつきにおいて想定されるワースト条件に合わせて設定されることができる。これ故に、通常の使用条件及び良好な使用条件では、スイッチングレギュレータは、その回路能力の過剰な状態にある可能性がある。この状態を例示すれば、過電流の発生があり、過電流の発生は、２次側電圧の大きな上昇を発生させることもあり得て、これは、２次側出力の電圧リップルの悪化になる。
【０００７】
本発明は、過電流の発生の可能性を低減できるＰＦＭ制御回路、及びこのＰＦＭ制御回路を含む昇圧型スイッチングレギュレータを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１態様に係るＰＦＭ制御回路は、スイッチングレギュレータのスイッチを駆動する駆動信号を出力するように構成された駆動出力と、前記スイッチングレギュレータの二次側の出力電圧に関連付けられる第１モニタ信号を受けるように構成された第１入力と、前記スイッチに流れる素子電流に関連付けられる第２モニタ信号を受けるように構成された第２入力と、前記第１モニタ信号を前記二次側の出力電圧に関連付けられる第１基準値と比較して第１比較信号を生成するように構成された第１比較器と、前記第２モニタ信号を前記素子電流に関連付けられる第２基準値と比較して第２比較信号を生成するように構成された第２比較器と、クロック信号を受けるパルス生成回路であって、前記クロック信号の幅の伸長を行うか否かの判定を行うと共に前記判定の結果を示す伸長信号を生成するように構成される判定回路と、前記幅の伸長又は前記幅の維持の何れかであるパルス信号を前記クロック信号から前記伸長信号に応答して生成するように構成された伸長回路と、を含むパルス生成回路と、前記パルス生成回路に接続される入力及び前記駆動出力に接続される出力を有し、前記出力に前記駆動信号を提供する駆動回路と、を備え、前記クロック信号の前記幅は、前記クロック信号のハイ幅及びロウ幅のいずれか一方であり、前記判定は、前記第２比較信号の遷移と前記第１比較信号の遷移との順序に基づき行われる。
【０００９】
本発明の第２態様に係る昇圧型スイッチングレギュレータは、第１態様に記載されたＰＦＭ制御回路と、インダクタ及びダイオードを含むチョッパ回路と、前記チョッパ回路の前記インダクタ及び前記ダイオードに接続されると共に前記駆動出力からの前記駆動信号によって駆動されるように構成されたスイッチと、前記チョッパ回路の前記出力の出力電圧を検出すると共に前記第１入力に接続された電圧検出回路と、前記スイッチに流れる電流を検知すると共に前記第２入力に接続された電流センサと、を備える。
【発明の効果】
【００１０】
上記の側面によれば、過電流の発生の可能性を低減できるＰＦＭ制御回路、このＰＦＭ制御回路を含む昇圧型スイッチングレギュレータを提供できる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許