特許ウォッチ

公開番号2025043880
公報種別公開特許公報(A)
公開日2025-04-01
出願番号2023151434
出願日2023-09-19
発明の名称半導体装置
出願人株式会社東芝
代理人弁理士法人iX
主分類H10D 84/80 20250101AFI20250325BHJP()
要約【課題】高速スイッチングして、スイッチング損失を低減できる半導体装置を提供する。
【解決手段】半導体装置は、ドレイン電極と、ソース電極と、ゲート電極と、を含み、半導体基板上に設けられたトランジスタ部と、前記半導体基板上に設けられたゲート電極パッドと、前記ゲート端子とゲート電極パッドとの間を電気的に接続するゲート接続部材と、前記ゲート電極パッドと前記ゲート電極との間に電気的に接続されたゲート回路部と、前記トランジスタ部、前記ゲート電極パッドおよび前記ゲート回路部を収納するケースと、を備える。前記ゲート回路部は、キャパシタと抵抗素子との並列回路と、前記キャパシタを前記ゲート電極パッドに電気的に接続する第1接続部材と、前記キャパシタを前記ゲート電極に電気的に接続する第2接続部材と、を含む。
【選択図】図1
特許請求の範囲【請求項１】
半導体基板の第１面上に設けられ、ソース端子に電気的に接続されたソース電極と、前記第１面の反対側の前記半導体基板の第２面に設けられ、ドレイン端子に電気的に接続されたドレイン電極と、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、を含むトランジスタ部と、
前記第１面上に設けられたゲート電極パッドと、
前記ゲート電極パッドとゲート端子との間を電気的に接続するゲート接続部材と、
前記第１面上に設けられ、前記ゲート電極パッドと前記ゲート電極との間に電気的に接続されたゲート回路部と、
前記トランジスタ部、前記ゲート電極パッドおよび前記ゲート回路部を収納するケースと、
を備え、
前記ゲート回路部は、
キャパシタと、
前記キャパシタに並列に接続された抵抗素子と、
前記キャパシタの一方の電極を前記ゲート電極パッドに電気的に接続する第１接続部材と、
前記キャパシタの他方の電極を前記ゲート電極に電気的に接続する第２接続部材と、
を含む半導体装置。
続きを表示（約 1,400 文字）【請求項２】
平面視において、
前記トランジスタ部、前記ゲート電極パッド、前記キャパシタおよび前記抵抗素子は、互いに重ならないように配置され、
前記キャパシタは、前記ゲート電極パッドに隣り合って配置され、
前記第１接続部材は、前記ゲート電極パッドと前記キャパシタとの間に設けられた請求項１記載の半導体装置。
【請求項３】
前記キャパシタは、前記トランジスタ部に隣り合って配置され、
前記第２接続部材は、前記キャパシタと前記トランジスタ部との間に設けられた請求項２記載の半導体装置。
【請求項４】
前記ゲート接続部材、前記第１配線および前記第２配線の直列回路が有するインダクタンス値は、８ｎＨよりも小さい請求項１記載の半導体装置。
【請求項５】
前記トランジスタ部は、
前記第１面上に設けられた第１導電形のドリフト層と、
前記ドリフト層上に設けられた第２導電形のベース層と、
前記ベース層上に選択的に設けられた前記第１導電形のソース層と、
ゲート絶縁膜を介して前記ドリフト層の一部および前記ベース層に向き合うゲート電極と、
を含み、
前記半導体基板は、前記第１導電形の不純物を含み、
前記ソース電極は、前記ベース層上および前記ソース層上で前記ベース層および前記ソース層に電気的に接続され、
前記キャパシタは、
前記第１配線を介して前記ゲート電極パッドに電気的に接続された第１キャパシタ電極と、
前記第２配線を介して前記ゲート電極に電気的に接続された第２キャパシタ電極と、
前記第１キャパシタ電極と前記第２キャパシタ電極との間に設けられた誘電体膜と、
を含む請求項１～４のいずれか１つに記載の半導体装置。
【請求項６】
前記第１キャパシタ電極は、第１絶縁層を介して前記ドリフト層上に設けられ、
前記誘電体層は、前記第１キャパシタ電極上に設けられ、
前記第２キャパシタ電極は、前記誘電体層上に設けられた請求項５記載の半導体装置。
【請求項７】
前記トランジスタ部は、前記ドリフト層中に延在する導電体を含み、
前記導電体は、第１絶縁膜を介して前記ドリフト層に向き合い、第２絶縁膜を介して前記ゲート電極に向き合う導電体を含み、
前記第１キャパシタ電極は、第３絶縁膜を介して前記ドリフト層の一部に向き合い、
前記第２キャパシタ電極は、前記ドリフト層中に延在して、第４絶縁膜を介して前記ドリフト層に向き合い、前記誘電体層を介して前記第１キャパシタ電極に向き合う請求項５記載の半導体装置。
【請求項８】
前記キャパシタは、前記ドリフト層上に前記ベース層を含み、
前記第１キャパシタ電極は、前記ドリフト層の一部および前記ベース層に向き合う請求項７記載の半導体装置。
【請求項９】
前記キャパシタおよび前記抵抗素子は、前記第１接続部材を介して前記ゲート電極パッド上に配置されて前記ゲート電極パッドに電気的に接続された請求項１記載の半導体装置。
【請求項１０】
前記第１接続部材は、前記キャパシタと前記ゲート電極パッドとの間に設けられた請求項９記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
高速スイッチングが可能な電力用の半導体装置として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）がある。ＭＯＳＦＥＴは、ゲートを駆動する回路の出力インピーダンスを下げることによって、より高速にスイッチングすることができる。
【０００３】
一方で、ＭＯＳＦＥＴの各電極に接続される配線は、有限のインダクタンスを有しており、このインダクタンスに起因して、高速スイッチングさせるとサージ電圧によるリンギングや素子破壊を生じることがある。
【０００４】
ＭＯＳＦＥＴを高速スイッチングさせてスイッチング損失を低減したいとの要求が強い。
【先行技術文献】
【特許文献】
【０００５】
特許第６７２９６９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実施形態は、高速スイッチングして、スイッチング損失を低減できる半導体装置を提供する。
【課題を解決するための手段】
【０００７】
実施形態に係る半導体装置は、半導体基板の第１面上に設けられ、ソース端子に電気的に接続されたソース電極と、前記第１面の反対側の前記半導体基板の第２面に設けられ、ドレイン端子に電気的に接続されたドレイン電極と、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、を含むトランジスタ部と、前記第１面上に設けられたゲート電極パッドと、前記ゲート電極パッドとゲート端子との間を電気的に接続するゲート接続部材と、前記第１面上に設けられ、前記ゲート電極パッドと前記ゲート電極との間に電気的に接続されたゲート回路部と、前記トランジスタ部、前記ゲート電極パッドおよび前記ゲート回路部を収納するケースと、を備える。前記ゲート回路部は、キャパシタと、前記キャパシタに並列に接続された抵抗素子と、前記キャパシタの一方の電極を前記ゲート電極パッドに電気的に接続する第１接続部材と、前記キャパシタの他方の電極を前記ゲート電極に電気的に接続する第２接続部材と、を含む。
【図面の簡単な説明】
【０００８】
第１の実施形態に係る半導体装置を例示する模式的な平面図である。
第１の実施形態に係る半導体装置の等価回路を例示する模式的な回路図である。
図１のＡＡ線における模式的な断面図である。
図１のＢＢ線における模式的な断面図である。
図５（ａ）～図５（ｃ）は、第１の実施形態の変形例に係る半導体装置の一部であるキャパシタを例示する模式的な断面図である。
第１の実施形態に係る半導体装置のスイッチング時の特性をシミュレーションするための回路図である。
図６の回路で、ゲート回路部のインダクタンス値をパラメータとした場合のスイッチング時の特性例のグラフ図である。
図８（ａ）～図８（ｃ）は、第１の実施形態の変形例に係る半導体装置を例示する模式的な平面図である。
図９（ａ）～図９（ｃ）は、第１の実施形態の変形例に係る半導体装置を例示する模式的な平面図である。
第２の実施形態に係る半導体装置を例示する模式的な斜視図である。
図１０の半導体装置の一部であるキャパシタの模式的な断面図である。
図１２（ａ）および図１２（ｂ）は、第２の実施形態の変形例に係る半導体装置を例示する模式的な斜視図である。
【発明を実施するための形態】
【０００９】
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１０】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を例示する模式的な平面図である。
図１に示すように、本実施形態に係る半導体装置１００は、トランジスタ部１０と、ゲート電極パッド２０と、ゲート回路部３０と、を備える。本実施形態では、トランジスタ部１０、ゲート電極パッド２０およびゲート回路部３０は、半導体基板１上に設けられる。半導体基板１は、たとえばＳｉを含む。
（【００１１】以降は省略されています）

関連特許