特許ウォッチ

公開番号2025042952
公報種別公開特許公報(A)
公開日2025-03-28
出願番号2023150173
出願日2023-09-15
発明の名称半導体装置
出願人株式会社東芝
代理人弁理士法人iX
主分類H10D 84/80 20250101AFI20250321BHJP()
要約【課題】電圧が急峻に変化するときの時間に対する電圧の変化量dV/dtを記録可能な半導体装置の提供。
【解決手段】半導体装置は、第1半導体領域と、第1電極と、第2電極と、第1ゲート電極と、前記第1ゲート電極と前記第1半導体領域との間に位置する第1絶縁部材と、を有し、前記第1ゲート電極のゲート電圧により、前記第1半導体領域を介して前記第1電極と前記第2電極との間を流れる電流が制御される主素子と、前記第1電極と電気的に接続され、前記第1電極の電圧の時間に対する変化量dV/dtの最大値をアナログデータとして記録する記録素子と、を備える。
【選択図】図1A
特許請求の範囲【請求項１】
第１半導体領域と、第１電極と、第２電極と、第１ゲート電極と、前記第１ゲート電極と前記第１半導体領域との間に位置する第１絶縁部材と、を有し、前記第１ゲート電極のゲート電圧により、前記第１半導体領域を介して前記第１電極と前記第２電極との間を流れる電流が制御される主素子と、
前記第１電極と電気的に接続され、前記第１電極の電圧の時間に対する変化量ｄＶ/ｄｔの最大値をアナログデータとして記録する記録素子と、
を備える半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記記録素子は、前記ｄＶ/ｄｔの最大値を電荷として保持するキャパシタを有する請求項１に記載の半導体装置。
【請求項３】
前記記録素子は、第２半導体領域と、第３電極と、第４電極と、第２ゲート電極と、前記第２ゲート電極と前記第２半導体領域との間に位置する第２絶縁部材とを有する請求項２に記載の半導体装置。
【請求項４】
前記記録素子は、前記主素子のターンオン時の前記ｄＶ/ｄｔの最大値を記録する請求項１～３のいずれか１つに記載の半導体装置。
【請求項５】
前記記録素子は、前記主素子のターンオフ時の前記ｄＶ/ｄｔの最大値を記録する請求項１～３のいずれか１つに記載の半導体装置。
【請求項６】
前記第１電極との電気的接続が順に切り替わる複数の前記記録素子を備える請求項１～３のいずれか１つに記載の半導体装置。
【請求項７】
第１面を有し、前記主素子及び前記記録素子を支持する支持体をさらに備え、
前記主素子の前記第１電極と前記第２電極とは、前記第１面に沿う第１方向において互いに離れて位置し、
前記主素子の前記第１半導体領域は、前記第１方向において前記第１電極と前記第２電極との間に設けられ、前記第２電極と第１のショットキー接合を形成し、
前記主素子の前記第１ゲート電極は、前記第１面に沿い前記第１方向に交差する第２方向において、前記第１のショットキー接合に対向し、
前記記録素子の前記第３電極と前記第４電極とは、前記第１面に沿う第４方向において互いに離れて位置し、
前記記録素子の前記第２半導体領域は、前記第４方向において前記第３電極と前記第４電極との間に設けられ、前記第４電極と第２のショットキー接合を形成し、
前記記録素子の前記第２ゲート電極は、前記第１面に沿い前記第４方向に交差する第５方向において、前記第２のショットキー接合に対向する請求項３に記載の半導体装置。
【請求項８】
前記支持体は、基板を有し、
前記第１半導体領域と前記第２半導体領域とは、同じ前記基板上に設けられている請求項７に記載の半導体装置。
【請求項９】
前記基板は、前記第１方向及び前記第２方向に交差する第３方向において前記第１面の反対側に位置する第２面を有し、
前記記録素子の前記第３電極及び前記第４電極は、前記第１面上に位置し、前記第２面に位置しない請求項８に記載の半導体装置。
【請求項１０】
前記記録素子は、前記ｄＶ/ｄｔに応じて抵抗が変化する抵抗変化層を有する請求項１に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
例えば、パワー半導体装置において、使用に伴う劣化や寿命の予測機能が求められている。
【先行技術文献】
【特許文献】
【０００３】
特許第６４００５４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、電圧が急峻に変化するときの時間に対する電圧の変化量ｄＶ/ｄｔを記録可能な半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、半導体装置は、第１半導体領域と、第１電極と、第２電極と、第１ゲート電極と、前記第１ゲート電極と前記第１半導体領域との間に位置する第１絶縁部材と、を有し、前記第１ゲート電極のゲート電圧により、前記第１半導体領域を介して前記第１電極と前記第２電極との間を流れる電流が制御される主素子と、前記第１電極と電気的に接続され、前記第１電極の電圧の時間に対する変化量ｄＶ/ｄｔの最大値をアナログデータとして記録する記録素子と、を備える。
【図面の簡単な説明】
【０００６】
実施形態の半導体装置の構成を示す模式図である。
実施形態の半導体装置の構成を示す模式図である。
実施形態の半導体装置の構成を示す模式図である。
（ａ）は実施形態の主素子の模式断面図であり、（ｂ）は実施形態の記録素子の模式断面図である。
他の実施形態の半導体装置の構成を示す模式図である。
実施形態の主素子及び記録素子の模式断面図である。
実施形態の主素子の模式斜視図である。
実施形態の主素子の模式斜視図である。
実施形態の主素子の模式断面図である。
（ａ）及び（ｂ）は、実施形態の主素子の模式斜視図である。
実施形態の記録素子の模式斜視図である。
実施形態の記録素子の模式断面図である。
実施形態の記録素子の模式断面図である。
【発明を実施するための形態】
【０００７】
以下に、各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、同一または同様の要素には、同じ符号を付している。
【０００８】
図１Ａ、図１Ｂ、及び図２に示すように、実施形態の半導体装置は、主素子２１０と記録素子２２０とを備える。主素子２１０は、例えば、電力を制御または変換するパワー半導体素子である。主素子２１０は、例えば、縦型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）構造を有する。
【０００９】
図３（ａ）に示すように、主素子２１０は、第１半導体領域２１１と、第１電極２２１と、第２電極２２２と、第１ゲート電極２３１とを有し、第１ゲート電極２３１のゲート電圧により、第１半導体領域２１１を介して第１電極２２１と第２電極２２２との間を流れる電流が制御される。
【００１０】
主素子２１０は、基板２０１をさらに有することができる。第１半導体領域２１１は、基板２０１の第１面２０１Ａ上に設けられている。基板２０１の第１面２０１Ａに対して平行な１つの方向をＸ軸方向とする。第１面２０１Ａに平行で、Ｘ軸方向に対して垂直な方向をＹ軸方向とする。Ｘ軸方向及びＹ軸方向に対して垂直な方向をＺ軸方向とする。例えば、主素子において、Ｙ軸に沿う方向を第１方向Ｙ、Ｘ軸に沿う方向を第２方向Ｘ、Ｚ軸に沿う方向を第３方向Ｚとする。また、第３方向Ｚにおいて、Ｚ軸の矢印が向く方向を「上方」、「上面側」とする。
（【００１１】以降は省略されています）

関連特許