特許ウォッチ

公開番号2025064181
公報種別公開特許公報(A)
公開日2025-04-17
出願番号2023173731
出願日2023-10-05
発明の名称半導体装置及び製造方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人
主分類H10D 30/66 20250101AFI20250410BHJP()
要約【課題】耐圧保持構造を形成するアニール処理を低温・短時間で行うことを可能にする半導体装置を提供することである。
【解決手段】実施形態の半導体装置は、セル領域及び前記セル領域に隣接した終端領域を有する。半導体部の第1主面に設けられた第1絶縁膜を有する。前記セル領域には、前記半導体部に設けられた第1導電形の第1半導体領域と、ゲート電極と、前記ゲート電極を被覆するゲート絶縁膜が設けられる。前記セル領域から前記終端領域にわたって前記第1半導体領域と前記第1主面の間に設けられる第2導電形の第2半導体領域は、前記ゲート絶縁膜の底面の少なくとも一部と接する。前記第2半導体領域と前記第1絶縁膜の間に第1部材が設けられる。
【選択図】図2
特許請求の範囲【請求項１】
セル領域及び前記セル領域に隣接した終端領域を有する半導体装置であって、
第１主面と、前記第１主面に対向する第２主面と、を有する半導体部と、
前記第１主面に設けられた第１絶縁膜と、
前記第２主面に設けられた第１電極と、
前記半導体部に設けられた第１導電形の第１半導体領域と、
前記第１絶縁膜の上に設けられ、第１導電領域により前記半導体部と電気的に接続される第２電極と、
前記セル領域において前記半導体部に設けられ、前記第１主面と接するゲート電極と、
前記ゲート電極を被覆するゲート絶縁膜と、
前記セル領域から前記終端領域にわたって前記第１半導体領域と前記第１主面の間に設けられ、前記ゲート絶縁膜の底面の少なくとも一部と接する第２導電形の第２半導体領域と、
前記第２半導体領域と前記第１絶縁膜の間に設けられた第１部材と、
を有する半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記終端領域において、
前記第１絶縁膜の上に設けられた第３電極と、
前記第３電極と前記第２半導体領域の間に位置し、前記第３電極と前記第２半導体領域を電気的に接続する第２導電領域と、
をさらに有する、請求項１に記載の半導体装置。
【請求項３】
前記終端領域において、
前記第２半導体領域よりも前記セル領域から離れて設けられ、前記第１半導体領域と前記第１主面の間に位置する第２導電形の第３半導体領域をさらに有する、
請求項２に記載の半導体装置。
【請求項４】
前記第１絶縁膜の上に設けられた第４電極と、
前記第４電極と前記第３半導体領域の間に位置し、前記第４電極と前記第３半導体領域とを電気的に接続する第３導電領域と、
をさらに有する、請求項３に記載の半導体装置。
【請求項５】
前記第１部材は、前記第３半導体領域と前記第１絶縁膜の間にも設けられる、
請求項４に記載の半導体装置。
【請求項６】
前記第１部材と前記第１絶縁膜の間に設けられた第５電極と、
前記第５電極と前記第４電極の間に位置し、前記第５電極と前記第４電極とを電気的に接続する第４導電領域と、
をさらに有する、請求項５に記載の半導体装置。
【請求項７】
複数設けられる前記ゲート電極の少なくとも一部と電気的に接続され、前記第１部材の上に設けられたゲート配線部をさらに有する、
請求項６に記載の半導体装置。
【請求項８】
前記第１部材と前記第２半導体領域の界面を含む第１面は、少なくとも一部が前記第１主面に平行な第１底部及び前記第１底部とは深さの異なる第２底部を備え、
前記第２半導体領域の少なくとも一部は、前記第１底部と接し、
前記第３半導体領域の少なくとも一部は、前記第２底部と接する、
請求項６に記載の半導体装置。
【請求項９】
前記第１部材と前記第３半導体領域の界面を含む第２面は、前記第１部材と前記第２半導体領域の界面を含む第１面とは離間し、複数に分割して形成され、
前記第５電極は前記第１部材を介して、前記第２面と対向している、
請求項６に記載の半導体装置。
【請求項１０】
前記第１部材は、絶縁材料からなる、
請求項１乃至９のいずれか１項に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置及び製造方法に関する。
続きを表示（約 2,800 文字）【背景技術】
【０００２】
ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）は高耐圧かつ低オン抵抗を実現できる半導体装置である。ＩＧＢＴチップは、その耐圧を確保するためにチップの周辺部に耐圧保持構造を有する。耐圧保持構造としては例えば、ガードリング構造がある。ガードリングは通常、ｎ型のＳｉ基板に対してｐ型の拡散層として形成され、イオン注入と高温のアニール処理により形成される。また、セル領域の最外周においても、トレンチが深いｐ型拡散層に覆われている構造が知られている。
【０００３】
しかしながら、ガードリングを形成するための高温のアニール処理は、そのプロセスにおいてＳｉウエハのスリップなど素子特性を劣化させる欠陥を引き起こすおそれがあった。したがって、Ｓｉウエハに生じる欠陥を抑制して信頼性を向上するとともに、耐圧保持構造としての拡散層の形成により性能が向上した半導体装置が望まれる。
【先行技術文献】
【特許文献】
【０００４】
特許第６１５０９０８号公報
特許第５９００５０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、耐圧保持構造を形成するアニール処理を低温・短時間で行うことを可能にする半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、セル領域及び前記セル領域に隣接した終端領域を有する。半導体部の第１主面に設けられた第１絶縁膜と、前記第１主面と対向する第２主面に設けられた第１電極を有する。前記セル領域には、前記第１絶縁膜の上に設けられ第１導電領域により前記半導体部と電気的に接続される第２電極と、前記半導体部に設けられた第１導電形の第１半導体領域と、前記半導体部に設けられ、前記第１主面と接するゲート電極と、前記ゲート電極を被覆するゲート絶縁膜が設けられる。前記セル領域から前記終端領域にわたって前記第１半導体領域と前記第１主面の間に設けられる第２導電形の第２半導体領域は、前記ゲート絶縁膜の底面の少なくとも一部と接する。前記第２半導体領域と前記第１絶縁膜の間に第１部材が設けられる。
【０００７】
実施形態の半導体装置の製造方法は、半導体部の第１主面を選択的に掘削することで、第１面を形成する工程と、前記第１面から前記半導体部の第１導電形の第１半導体領域に不純物を注入し、アニール処理によって第２導電形の第２半導体領域を形成する工程と、前記第１面に第１部材を形成する工程と、前記第１主面から前記第１半導体領域に、前記第２半導体領域と少なくとも一部が接する底面を有するゲート絶縁膜を形成する工程と、前記ゲート絶縁膜に被覆されたゲート電極を形成する工程と、前記第１主面に第１絶縁膜を形成する工程と、を備える。
【図面の簡単な説明】
【０００８】
第１実施形態に係る半導体装置を示す平面図である。
図１のＡ―Ａ′断面を示す断面図である。
第１実施形態の第１変形例に係る半導体装置を示すＡ―Ａ′断面図である。
第１実施形態の第２変形例に係る半導体装置を示すＡ―Ａ′断面図である。
第１実施形態の第３変形例に係る半導体装置を示すＡ―Ａ′断面図である。
第２実施形態に係る半導体装置を示す断面図である。
第３実施形態に係る半導体装置を示す断面図である。
第３実施形態に係る半導体装置を示す断面図である。
第３実施形態に係る半導体装置を示す断面図である。
第４実施形態に係る半導体装置を示す断面図である。
第５実施形態に係る半導体装置を示す断面図である。
第６実施形態に係る半導体装置を示す断面図である。
第１実施形態に係る半導体装置の製造方法のうち、第１面を形成する工程を示す断面図である。
第１実施形態に係る半導体装置の製造方法のうち、第１面に拡散層を形成する工程を示す断面図である。
第１実施形態に係る半導体装置の製造方法のうち、絶縁部材を第１主面及び第１面の上に形成する工程を示す断面図である。
第１実施形態に係る半導体装置の製造方法のうち、余剰の絶縁部材を掘削する工程を示す断面図である。
第１実施形態に係る半導体装置の製造方法のうち、セル領域のゲート電極及びゲート絶縁膜を形成したのちに第１絶縁膜を形成する工程を示す断面図である。
第１実施形態に係る半導体装置の製造方法のうち、第２電極、第３電極、第１導電領域、及び第２導電領域を形成する工程を示す断面図である。
第１実施形態に係る半導体装置の製造方法のうち、第２主面に形成される構造を示した断面図である。
第３実施形態に係る半導体装置の製造方法のうち、第２半導体領域及び第３半導体領域を形成する工程を示した断面図である。
第４実施形態に係る半導体装置の製造方法のうち、第１面から不純物を注入し、第２半導体領域及び第３半導体領域を形成する工程を示した断面図である。
第４実施形態に係る半導体装置の製造方法のうち、第２半導体領域と第３半導体領域の深さを異なるものとする方法の例を示した断面図である。
第４実施形態に係る半導体装置の製造方法のうち、第２半導体領域と第３半導体領域の深さを異なるものとする方法の例を示した断面図である。
第５実施形態に係る半導体装置の製造方法のうち、第２底面を形成する工程を示した断面図である。
第５実施形態に係る半導体装置の製造方法のうち、第２底面の一部を掘削し第２底面を形成する工程を示した断面図である。
第５実施形態に係る半導体装置の製造方法のうち、第２半導体領域及び第３半導体領域を形成する工程を示した断面図である。
第６実施形態に係る半導体装置の製造方法のうち、第２半導体領域及び第３半導体領域を形成する工程を示した断面図である。
第６実施形態に係る半導体装置の製造方法のうち、第２面を形成する工程を示した断面図である。
【発明を実施するための形態】
【０００９】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
【００１０】
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
（【００１１】以降は省略されています）

関連特許