特許ウォッチ

公開番号2025048128
公報種別公開特許公報(A)
公開日2025-04-03
出願番号2023156945
出願日2023-09-22
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人
主分類H10D 84/80 20250101AFI20250327BHJP()
要約【課題】オン抵抗の増大を抑制する半導体装置を提供する。
【解決手段】実施形態の半導体装置は、第1の電極と、第2の電極と、第1導電形の第1の炭化珪素領域と、第1の炭化珪素領域と第1の面との間に設けられ、ゲート電極に対向し、第1の電極に電気的に接続された第2導電形の第2の炭化珪素領域、第3の炭化珪素領域、及び第4の炭化珪素領域と、第2の炭化珪素領域と第1の面との間に設けられ、第1の電極と電気的に接続された第1導電形の第5の炭化珪素領域と、第1の炭化珪素領域と第1の電極との間に設けられ、第2の炭化珪素領域と第4の炭化珪素領域との間に設けられ、第1の電極に接し、第2の炭化珪素領域の深さより浅く、第1の炭化珪素領域よりも第1導電形不純物濃度の高い、第1導電形の第6の炭化珪素領域と、を含む炭化珪素層と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
第１の電極と、
第２の電極と、
ゲート電極と、
前記第１の電極と前記第２の電極との間に設けられ、前記第１の電極の側の第１の面と、前記第２の電極の側の第２の面とを有する炭化珪素層であって、
前記第１の面に接し前記ゲート電極と対向する第１の領域を、有する第１導電形の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記ゲート電極に対向し、前記第１の電極に電気的に接続された第２導電形の第２の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記ゲート電極に対向し、前記第２の炭化珪素領域との間に前記第１の領域が設けられ、前記第１の電極に電気的に接続された第２導電形の第３の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第３の炭化珪素領域との間に前記第２の炭化珪素領域が設けられ、前記第１の電極に電気的に接続された第２導電形の第４の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１の電極と電気的に接続された第１導電形の第５の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の電極との間に設けられ、前記第２の炭化珪素領域と前記第４の炭化珪素領域との間に設けられ、前記第１の電極に接し、前記第２の炭化珪素領域及び前記第４の炭化珪素領域の深さより深さが浅く、前記第１の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い、第１導電形の第６の炭化珪素領域と、
を含む炭化珪素層と、
前記ゲート電極と前記第２の炭化珪素領域との間、前記ゲート電極と前記第３の炭化珪素領域との間に設けられたゲート絶縁層と、
を備える半導体装置。
続きを表示（約 730 文字）【請求項２】
前記第６の炭化珪素領域は、前記第２の炭化珪素領域及び前記第４の炭化珪素領域に接する、請求項１記載の半導体装置。
【請求項３】
前記第２の炭化珪素領域及び前記第４の炭化珪素領域の深さは、前記第２の炭化珪素領域と前記第４の炭化珪素領域との間の距離の３倍以上である、請求項１記載の半導体装置。
【請求項４】
前記第２の炭化珪素領域及び前記第４の炭化珪素領域の深さは、１．０μｍ以上である、請求項１記載の半導体装置。
【請求項５】
前記第２の炭化珪素領域と前記第４の炭化珪素領域との間の距離は０．３μｍ以下である、請求項１記載の半導体装置。
【請求項６】
前記第６の炭化珪素領域の深さは、前記第２の炭化珪素領域及び前記第４の炭化珪素領域の深さの３分の１以下である、請求項１記載の半導体装置。
【請求項７】
前記第６の炭化珪素領域の前記第１の面から前記第２の面に向かう方向の厚さは、０．２μｍ以下である、請求項１記載の半導体装置。
【請求項８】
前記第６の炭化珪素領域の第１導電形不純物濃度は、１×１０
１８
ｃｍ
－３
以上である、請求項１記載の半導体装置。
【請求項９】
前記第６の炭化珪素領域と前記第１の電極との間の接触は、オーミック接触である、請求項１記載の半導体装置。
【請求項１０】
前記第２の炭化珪素領域と前記第４の炭化珪素領域との間の距離は、前記第２の炭化珪素領域と前記第３の炭化珪素領域との間の距離よりも小さい、請求項１記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
半導体デバイス用の材料として炭化珪素がある。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば、例えば、高耐圧、低損失かつ高温動作可能なＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）を実現することができる。
【０００３】
炭化珪素を用いた縦型のＭＯＳＦＥＴは、内蔵ダイオードとしてｐｎ接合ダイオードを有する。例えば、ＭＯＳＦＥＴは誘導性負荷に接続されたスイッチング素子として用いられる。この場合、ＭＯＳＦＥＴがオフ状態であっても、ｐｎ接合ダイオードを用いることで還流電流を流すことが可能となる。
【０００４】
しかし、バイポーラ動作するｐｎ接合ダイオードを用いて還流電流を流すと、キャリアの再結合エネルギーにより炭化珪素層中に積層欠陥が成長する。炭化珪素層中に積層欠陥が成長すると、ＭＯＳＦＥＴのオン抵抗が増大するという問題が生ずる。
【先行技術文献】
【特許文献】
【０００５】
特開２０２０－４７６８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、オン抵抗の増大を抑制する半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の半導体装置は、第１の電極と、第２の電極と、ゲート電極と、前記第１の電極と前記第２の電極との間に設けられ、前記第１の電極の側の第１の面と、前記第２の電極の側の第２の面とを有する炭化珪素層であって、前記第１の面に接し前記ゲート電極と対向する第１の領域を、有する第１導電形の第１の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記ゲート電極に対向し、前記第１の電極に電気的に接続された第２導電形の第２の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記ゲート電極に対向し、前記第２の炭化珪素領域との間に前記第１の領域が設けられ、前記第１の電極に電気的に接続された第２導電形の第３の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第３の炭化珪素領域との間に前記第２の炭化珪素領域が設けられ、前記第１の電極に電気的に接続された第２導電形の第４の炭化珪素領域と、前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１の電極と電気的に接続された第１導電形の第５の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の電極との間に設けられ、前記第２の炭化珪素領域と前記第４の炭化珪素領域との間に設けられ、前記第１の電極に接し、前記第２の炭化珪素領域及び前記第４の炭化珪素領域の深さより深さが浅く、前記第１の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い、第１導電形の第６の炭化珪素領域と、を含む炭化珪素層と、前記ゲート電極と前記第２の炭化珪素領域との間、前記ゲート電極と前記第３の炭化珪素領域との間に設けられたゲート絶縁層と、を備える。
【図面の簡単な説明】
【０００８】
第１の実施形態の半導体装置の模式断面図。
第１の実施形態の半導体装置の模式上面図。
第１の実施形態の半導体装置の模式上面図。
第１の実施形態の半導体装置の一部の拡大模式断面図。
第１の実施形態の半導体装置の等価回路図。
比較例の半導体装置の等価回路図。
第２の実施形態の半導体装置の模式断面図。
第２の実施形態の半導体装置の模式断面図。
第２の実施形態の半導体装置の模式上面図。
第２の実施形態の半導体装置の模式上面図。
第２の実施形態の半導体装置の等価回路図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する場合がある。
【００１０】
また、以下の説明において、ｎ
＋
、ｎ、ｎ
－
及び、ｐ
＋
、ｐ、ｐ
－
の表記がある場合、それらの表記は、各導電形における不純物濃度の相対的な高低を表す。すなわちｎ
＋
はｎよりもｎ形不純物濃度が相対的に高く、ｎ
－
はｎよりもｎ形不純物濃度が相対的に低いことを示す。また、ｐ
＋
はｐよりもｐ形不純物濃度が相対的に高く、ｐ
－
はｐよりもｐ形不純物濃度が相対的に低いことを示す。なお、ｎ
＋
形、ｎ
－
形を単にｎ形、ｐ
＋
形、ｐ
－
形を単にｐ形と記載する場合もある。
（【００１１】以降は省略されています）

関連特許