特許ウォッチ

公開番号2025049885
公報種別公開特許公報(A)
公開日2025-04-04
出願番号2023158370
出願日2023-09-22
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H10D 30/66 20250101AFI20250327BHJP()
要約【課題】リーク電流を低減可能な半導体装置を提供する。
【解決手段】実施形態に係る半導体装置は、第1電極、第1導電形の第1半導体領域、第2導電形の第2半導体領域、第1導電形の第3半導体領域、ゲート電極、第2導電形の第4半導体領域、第2電極、及び第2導電形の第5半導体領域を備える。第1半導体領域は、第1部分と、第1部分の周りに設けられた第2部分と、を含む。第2半導体領域は、第1部分の上に設けられている。第4半導体領域は、第2部分の上に設けられている。第2電極は、第1金属部と第2金属部を含む。第1金属部は、第1部分及び第2半導体領域と接する。第2金属部は、第2部分及び第4半導体領域と接する。第1金属部と第2金属部は、チタン、モリブデン、及びバナジウムからなる群より選択される少なくとも1つの第1元素を含む。第5半導体領域は、第4半導体領域よりも下方に設けられ、第2金属部の直下に位置する。
【選択図】図1
特許請求の範囲【請求項１】
第１電極と、
前記第１電極の上に設けられ、第１部分と、前記第１電極から前記第１部分に向かう第１方向に垂直な第１面に沿って前記第１部分の周りに設けられた第２部分と、を含む第１導電形の第１半導体領域と、
前記第１部分の上に設けられた第２導電形の第２半導体領域と、
前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、
前記第２半導体領域とゲート絶縁層を介して対面するゲート電極と、
前記第２部分の上に設けられ、前記第１面に沿って前記第２半導体領域の周りに位置する第２導電形の第４半導体領域と、
前記第１部分及び前記第２半導体領域と接し、チタン、モリブデン、及びバナジウムからなる群より選択される少なくとも１つの第１元素を含む第１金属部と、
前記第２部分及び前記第４半導体領域と接し、前記第１元素を含む第２金属部と、
を含み、前記第２半導体領域、前記第３半導体領域、及び前記第４半導体領域の上に設けられた第２電極と、
前記第４半導体領域よりも下方に設けられ、前記第２金属部の直下に位置する第２導電形の第５半導体領域と、
を備えた半導体装置。
続きを表示（約 960 文字）【請求項２】
前記第５半導体領域の第２導電形の不純物濃度は、前記第４半導体領域の第２導電形の不純物濃度よりも低い、請求項１に記載の半導体装置。
【請求項３】
前記第５半導体領域は、前記第４半導体領域と接する、請求項１又は２に記載の半導体装置。
【請求項４】
前記第２半導体領域、前記第３半導体領域、前記ゲート電極、及び前記第１金属部のそれぞれは、前記第１部分の上方において、前記第１方向に垂直な第２方向に複数設けられ、
前記第４半導体領域は、前記第１面に沿って、複数の前記第２半導体領域の周りに設けられ、
前記第２金属部は、前記第１面に沿って、複数の前記第１金属部の周りに設けられた、請求項１又は２に記載の半導体装置。
【請求項５】
前記第４半導体領域は、前記第１部分から前記第２部分に向かう方向において複数設けられ、
前記第２金属部は、前記複数の第４半導体領域と、前記複数の第４半導体領域同士の間に位置する前記第２部分の一部と、に接し、
前記第５半導体領域は、前記第２部分の前記一部の下に位置する、請求項４に記載の半導体装置。
【請求項６】
前記第１部分は、
前記第２半導体領域及び前記第１金属部と接する第１領域と、
前記第１電極と前記第１領域との間に位置する第２領域と、
を含み、
前記第１領域の第１導電形の不純物濃度は、前記第２領域の第１導電形の不純物濃度よりも高い、請求項１又は２に記載の半導体装置。
【請求項７】
前記第２部分は、
前記第４半導体領域及び前記第２金属部と接し、前記第５半導体領域と前記第２金属部との間に位置する第３領域と、
前記第１電極と前記第３領域との間に位置する第４領域と、
を含み、
前記第３領域の第１導電形の不純物濃度は、前記第４領域の第１導電形の不純物濃度よりも高い、請求項１又は２に記載の半導体装置。
【請求項８】
前記第１半導体領域、前記第２半導体領域、前記第３半導体領域、前記第４半導体領域、及び前記第５半導体領域は、炭化珪素を含む、請求項１又は２に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
Metal Oxide Semiconductor Field Effect Transistor（ＭＯＳＦＥＴ）などの半導体装置は、電力変換等の用途に用いられる。半導体装置のリーク電流は、小さいことが望ましい。
【先行技術文献】
【特許文献】
【０００３】
特許第６６４９１８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、リーク電流を低減可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１電極と、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、第１導電形の第３半導体領域と、ゲート電極と、第２導電形の第４半導体領域と、第２電極と、第２導電形の第５半導体領域と、を備える。前記第１半導体領域は、前記第１電極の上に設けられている。前記第１半導体領域は、第１部分と、前記第１電極から前記第１部分に向かう第１方向に垂直な第１面に沿って前記第１部分の周りに設けられた第２部分と、を含む。前記第２半導体領域は、前記第１部分の上に設けられている。前記第３半導体領域は、前記第２半導体領域の上に設けられている。前記ゲート電極は、前記第２半導体領域とゲート絶縁層を介して対面する。前記第４半導体領域は、前記第２部分の上に設けられ、前記第１面に沿って前記第２半導体領域の周りに位置する。前記第２電極は、第１金属部と第２金属部を含む。前記第１金属部は、前記第１部分及び前記第２半導体領域と接し、チタン、モリブデン、及びバナジウムからなる群より選択される少なくとも１つの第１元素を含む。前記第２金属部は、前記第２部分及び前記第４半導体領域と接し、前記第１元素を含む。前記第２電極は、前記第２半導体領域、前記第３半導体領域、及び前記第４半導体領域の上に設けられている。前記第５半導体領域は、前記第４半導体領域よりも下方に設けられ、前記第２金属部の直下に位置する。
【図面の簡単な説明】
【０００６】
図１は、実施形態に係る半導体装置を示す平面図である。
図２は、図１の部分IIの拡大平面図である。
図３は、図２のIII－III断面図である。
図４は、図２のIV－IV断面図である。
図５（ａ）及び図５（ｂ）は、実施形態に係る半導体装置の製造方法を示す断面図である。
図６（ａ）及び図６（ｂ）は、実施形態に係る半導体装置の製造方法を示す断面図である。
図７（ａ）及び図７（ｂ）は、実施形態に係る半導体装置の製造方法を示す断面図である。
図８（ａ）及び図８（ｂ）は、実施形態に係る半導体装置の別の一例を示す平面図である。
図９は、実施形態の第１変形例に係る半導体装置の一部を示す断面図である。
図１０は、実施形態の第１変形例に係る半導体装置の一部を示す断面図である。
図１１は、実施形態の第２変形例に係る半導体装置の一部を示す断面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施形態について図面を参照しつつ説明する。図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明において、ｎ
＋
、ｎ、ｎ
－
及びｐ
＋
、ｐ、ｐ
－
の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、ｎ
＋
はｎよりもｎ形の不純物濃度が相対的に高く、ｎ
－
はｎよりもｎ形の不純物濃度が相対的に低いことを示す。また、ｐ
＋
はｐよりもｐ形の不純物濃度が相対的に高く、ｐ
－
はｐよりもｐ形の不純物濃度が相対的に低いことを示す。以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
【０００８】
図１は、実施形態に係る半導体装置を示す平面図である。図２は、図１の部分IIの拡大平面図である。図３は、図２のIII－III断面図である。図４は、図２のIV－IV断面図である。
実施形態に係る半導体装置は、ＭＯＳＦＥＴである。図１～図４に示すように、実施形態に係る半導体装置１００は、ｎ
－
形（第１導電形）ドリフト領域１（第１半導体領域）、ｐ形（第２導電形）ベース領域２（第２半導体領域）、ｎ
＋
形ソース領域３（第３半導体領域）、ｐ形半導体領域４（第４半導体領域）、ｐ
－
形シールド領域５（第５半導体領域）、ｐ
－
形リサーフ領域６、ｎ形半導体領域７、ｎ
＋
形ドレイン領域８、ｐ
＋
形コンタクト領域９ａ、ｐ
＋
形コンタクト領域９ｂ、ゲート電極１０、絶縁層１５、ドレイン電極２１（第１電極）、ソース電極２２（第２電極）、及びゲートパッド２３を備える。なお、図１では、絶縁層１５が省略されている。図２では、絶縁層１５とソース電極２２の一部とが省略されている。
【０００９】
実施形態の説明では、ＸＹＺ直交座標系を用いる。ドレイン電極２１からｎ
－
形ドリフト領域１の一部（第１部分１ａ）に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直であり、相互に直交する二方向をＸ方向（第２方向）及びＹ方向（第３方向）とする。また、説明のために、ドレイン電極２１からｎ
－
形ドリフト領域１に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、ドレイン電極２１とｎ
－
形ドリフト領域１との相対的な位置関係に基づき、重力の方向とは無関係である。
【００１０】
図１に示すように、半導体装置１００の上面には、ソース電極２２及びゲートパッド２３が設けられている。ソース電極２２及びゲートパッド２３は、互いに離れている。
（【００１１】以降は省略されています）

関連特許