TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2025047275
公報種別
公開特許公報(A)
公開日
2025-04-03
出願番号
2023155685
出願日
2023-09-21
発明の名称
アイソレータ
出願人
株式会社東芝
,
東芝デバイス&ストレージ株式会社
代理人
弁理士法人iX
主分類
H01L
25/00 20060101AFI20250326BHJP(基本的電気素子)
要約
【課題】不良の発生を抑制な可能なアイソレータを提供する。
【解決手段】実施形態に係るアイソレータは、基板と、複数のリードと、を含む。基板は、複数のコイルと、複数の導電部と、を含む。基板の下面は、第1方向に沿って見た平面視において第1~第4コーナ部を有する四角形状である。複数のコイルは、第1コイルと、第1コイルと対向する第2コイルと、を含む。複数の導電部は、第1~第4導電部を含む。第1~第4導電部は、第1~第4コーナ部に設けられた第1~第4開口部に位置する第1~第4端子部を有する。複数のリードは、第1~第4端子部と半田によって接続された第1~第4リードを含む。複数のリードは、金属を含む。
【選択図】図1
特許請求の範囲
【請求項1】
第1方向に対して垂直な平面に沿って延在する上面と、前記上面とは反対側の下面とを有し、複数のコイルと、複数の導電部と、を含む基板であって、
前記下面は、前記第1方向に沿って見た平面視において第1コーナ部と第2コーナ部と第3コーナ部と第4コーナ部とを有する四角形状であり、
前記複数のコイルは、前記基板の内部に設けられ、第1コイルと、前記第1コイルと対向する第2コイルと、を含み、
前記複数の導電部は、第1導電部と第2導電部と第3導電部と第4導電部とを含み、
前記第1導電部は、前記第1コーナ部に設けられた第1開口部に位置する第1端子部を有し、
前記第2導電部は、前記第2コーナ部に設けられた第2開口部に位置する第2端子部を有し、
前記第3導電部は、前記第3コーナ部に設けられた第3開口部に位置する第3端子部を有し、
前記第4導電部は、前記第4コーナ部に設けられた第4開口部に位置する第4端子部を有する、基板と、
前記第1端子部と半田によって接続された第1リードと、前記第2端子部と半田によって接続された第2リードと、前記第3端子部と半田によって接続された第3リードと、前記第4端子部と半田によって接続された第4リードと、を含み、金属を含む複数のリードと、
を備えた、アイソレータ。
続きを表示(約 1,900 文字)
【請求項2】
前記第1コイルは、第1半導体チップと電気的に接続され、
前記第2コイルは、第2半導体チップと電気的に接続され、
前記第1導電部、前記第2導電部、前記第3導電部及び前記第4導電部のそれぞれは、前記複数のコイルと電気的に絶縁され、
前記第1リード、前記第2リード、前記第3リード及び前記第4リードのそれぞれは、前記第1半導体チップ及び前記第2半導体チップと電気的に絶縁された、請求項1に記載のアイソレータ。
【請求項3】
第1方向に対して垂直な平面に沿って延在する上面と、前記上面とは反対側の下面とを有し、複数のコイルと、複数の導電部と、を含む基板であって、
前記複数のコイルは、前記基板中に設けられ、第1半導体チップと電気的に接続された第1コイルと、前記第1コイルと対向し第2半導体チップと電気的に接続された第2コイルと、を含み、
前記複数の導電部は、第1導電部と第2導電部と第3導電部と第4導電部とを含み、
前記第1導電部は、前記下面に設けられた第1開口部に位置する第1端子部を有し、
前記第2導電部は、前記下面に設けられた第2開口部に位置する第2端子部を有し、
前記第3導電部は、前記下面に設けられた第3開口部に位置する第3端子部を有し、
前記第4導電部は、前記下面に設けられた第4開口部に位置する第4端子部を有し、
前記第1導電部、前記第2導電部、前記第3導電部及び前記第4導電部のそれぞれは、前記複数のコイルと電気的に絶縁され、
前記第1方向に沿ってみた平面視において、前記第2端子部及び前記第4端子部は、前記第1方向に対して垂直な第2方向における前記基板の中央から見て、前記第1端子部及び前記第3端子部とは反対側に位置し、
前記第1方向に沿ってみた平面視において、前記第3導電部及び前記第4導電部は、前記第1方向及び前記第2方向に対して垂直な第3方向における前記基板の中央から見て、前記第1導電部及び前記第2導電部とは反対側に位置する、基板と、
前記第1端子部と半田によって接続された第1リードと、前記第2端子部と半田によって接続された第2リードと、前記第3端子部と半田によって接続された第3リードと、前記第4端子部と半田によって接続された第4リードと、を含み、前記第1リード、前記第2リード、前記第3リード及び前記第4リードのそれぞれは、前記第1半導体チップ及び前記第2半導体チップと電気的に絶縁された、金属を含む複数のリードと、
を備えた、アイソレータ。
【請求項4】
前記複数の導電部は、前記複数のコイルと電気的に絶縁された第5導電部を含み、
前記第5導電部は、前記下面に設けられた第5開口部に位置する第5端子部を有し、、
前記複数のリードは、前記第5端子部と半田によって接続された第5リードを含み、
前記第5リードは、前記第1半導体チップ及び前記第2半導体チップと電気的に絶縁された、請求項2または3に記載のアイソレータ。
【請求項5】
前記第5リードの幅は、前記第1リードの幅とは異なる、請求項4に記載のアイソレータ。
【請求項6】
前記複数の導電部は、信号導電部を含み、
前記信号導電部は、前記下面に設けられた開口部に位置する信号端子部を有し、
前記複数のリードは、前記信号端子部と電気的に接続される信号リードを含み、
前記第1コイルは、前記信号導電部及び前記信号リードを介して前記第1半導体チップと電気的に接続され、
前記第1リードの幅は、前記信号リードの幅よりも広い、請求項2または3に記載のアイソレータ。
【請求項7】
前記第1リードの幅は、前記第2リードの幅とは異なる、請求項1~3のいずれか1つに記載のアイソレータ。
【請求項8】
絶縁部材をさらに備え、
前記第1リードの上面は、半田と接する接続領域と、前記接続領域と隣接し半田と接しない隣接領域と、を含み、
前記絶縁部材は、前記隣接領域上に設けられた、請求項1~3のいずれか1つに記載のアイソレータ。
【請求項9】
前記第1リードの上面は、半田と接する接続領域と、半田と接しない隣接領域と、前記接続領域と前記隣接領域との間の段差部と、を含む、請求項1~3のいずれか1つに記載のアイソレータ。
発明の詳細な説明
【技術分野】
【0001】
本発明の実施形態は、アイソレータに関する。
続きを表示(約 2,500 文字)
【背景技術】
【0002】
送信側回路と受信側回路との間を絶縁した状態で、送信側回路から受信側回路へ信号を
伝送するアイソレータが知られている。
【先行技術文献】
【特許文献】
【0003】
特開平09-023099号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明が解決しようとする課題は、不良の発生を抑制な可能なアイソレータを提供することである。
【課題を解決するための手段】
【0005】
実施形態に係るアイソレータは、基板と、複数のリードと、を含む。前記基板は、第1方向に対して垂直な平面に沿って延在する上面と、前記上面とは反対側の下面とを有する。前記基板は、複数のコイルと、複数の導電部と、を含む。前記下面は、前記第1方向に沿って見た平面視において第1コーナ部と第2コーナ部と第3コーナ部と第4コーナ部とを有する四角形状である。前記複数のコイルは、前記基板の内部に設けられる。前記複数のコイルは、第1コイルと、前記第1コイルと対向する第2コイルと、を含む。前記複数の導電部は、第1導電部と第2導電部と第3導電部と第4導電部とを含む。前記第1導電部は、前記第1コーナ部に設けられた第1開口部に位置する第1端子部を有する。前記第2導電部は、前記第2コーナ部に設けられた第2開口部に位置する第2端子部を有する。前記第3導電部は、前記第3コーナ部に設けられた第3開口部に位置する第3端子部を有する。前記第4導電部は、前記第4コーナ部に設けられた第4開口部に位置する第4端子部を有する。前記複数のリードは、前記第1端子部と半田によって接続された第1リードと、前記第2端子部と半田によって接続された第2リードと、前記第3端子部と半田によって接続された第3リードと、前記第4端子部と半田によって接続された第4リードと、を含む。前記複数のリードは、金属を含む。
【図面の簡単な説明】
【0006】
図1は、実施形態に係るアイソレータを例示する模式的平面図である。
図2は、実施形態に係るアイソレータを例示する模式的平面図である。
図3(a)~図3(d)は、実施形態に係るアイソレータの一部を例示する断面図である。
図4(a)及び図4(b)は、実施形態に係るアイソレータを例示する模式的断面図である。
図5(a)及び図5(b)は、実施形態に係るアイソレータを例示する模式的断面図である。
図6(a)及び図6(b)は、実施形態に係るアイソレータを例示する模式的断面図である。
図7は、実施形態に係るアイソレータの回路構成を例示する模式図である。
図8(a)及び図8(b)は、実施形態に係るアイソレータの一部を例示する模式的断面図である。
図9(a)及び図9(b)は、実施形態の変形例に係るアイソレータの一部を例示する模式的平面図である。
図10は、実施形態の変形例に係るアイソレータの一部を例示する模式的平面図である。
図11(a)及び図11(b)は、実施形態に係るアイソレータのリードの周辺を例示する模式的平面図である。
図12(a)及び図12(b)は、実施形態に係るアイソレータの一部を例示する模式的平面図である。
図13(a)及び図13(b)は、実施形態に係るアイソレータの一部を例示する模式的断面図及び模式的平面図である。
【発明を実施するための形態】
【0007】
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0008】
図1は、実施形態に係るアイソレータを例示する模式的平面図である。
実施形態に係るアイソレータ100は、基板10と、複数のリード20と、第1半導体チップ61と、第2半導体チップ62と、ダイパッド31と、ダイパッド32と、複数の外部端子33と、複数の外部端子34と、を含む。これらの部材は、絶縁部36(封止樹脂)に覆われている(図4(a)参照)。図1は、絶縁部36の内部を模式的に表している。アイソレータ100は、例えば半導体パッケージである。
【0009】
基板10は、上面10tと、上面10tとは反対側の下面10s(図4(a)参照)と、を有する。実施形態の説明では、XYZ直交座標系を用いる。上面10tに対して垂直な方向をZ方向(第1方向)とする。Z方向に対して垂直であり、相互に直交する2方向をX方向(第2方向)及びY方向(第3方向)とする。上面10t及び下面10sは、それぞれ、X-Y平面に沿って延在する面である。また、説明のために、下面10sから上面10tへ向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、上面10tと下面10sとの相対的な位置関係に基づき、重力の方向とは無関係である。
【0010】
基板10の内部には、第1コイルC1と第2コイルC2とを含む、複数のコイルCが設けられている。複数のコイルCのそれぞれは、平面視において渦巻き状のコイルである。第2コイルC2は、第1コイルC1と対向するように配置されている。第2コイルC2は、第1コイルC1と上下方向において重なっている。第2コイルC2は、第1コイルC1の上方に配置され、第1コイルC1から離間している。第1コイルC1と第2コイルC2とは磁気的に結合するように配置されている。この例では、第1コイルC1と第2コイルC2とが、2つずつ設けられている。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
株式会社東芝
センサ
12日前
株式会社東芝
センサ
1か月前
株式会社東芝
発券機
20日前
株式会社東芝
センサ
1か月前
株式会社東芝
回転電機
1か月前
株式会社東芝
受光装置
4日前
株式会社東芝
回転電機
4日前
株式会社東芝
回転電機
4日前
株式会社東芝
回転電機
4日前
株式会社東芝
電子機器
1か月前
株式会社東芝
電子機器
1か月前
株式会社東芝
計測装置
1か月前
株式会社東芝
計算装置
25日前
株式会社東芝
計算装置
25日前
株式会社東芝
測距装置
9日前
株式会社東芝
試験装置
19日前
株式会社東芝
発振回路
2日前
株式会社東芝
電解装置
5日前
株式会社東芝
回転電機
10日前
株式会社東芝
電子装置
1か月前
株式会社東芝
半導体装置
9日前
株式会社東芝
半導体装置
5日前
株式会社東芝
半導体装置
9日前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
5日前
株式会社東芝
半導体装置
5日前
株式会社東芝
半導体装置
4日前
株式会社東芝
半導体装置
9日前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
9日前
株式会社東芝
半導体装置
18日前
株式会社東芝
半導体装置
5日前
株式会社東芝
半導体装置
9日前
株式会社東芝
半導体装置
5日前
株式会社東芝
半導体装置
9日前
株式会社東芝
半導体装置
25日前
続きを見る
他の特許を見る