特許ウォッチ

公開番号2025044003
公報種別公開特許公報(A)
公開日2025-04-01
出願番号2023151654
出願日2023-09-19
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人,個人
主分類H10D 30/66 20250101AFI20250325BHJP()
要約【課題】設計自由度を向上させることが可能な分離型トレンチ構造の半導体装置を提供する。
【解決手段】実施形態に係る半導体装置は、第1電極と、前記第1電極の上に設けられた第1導電形の第1半導体領域と、前記第1半導体領域の上に設けられた第2導電形の第2半導体領域と、前記第2半導体領域の上に設けられた第1導電形の第3半導体領域と、コンタクト部において前記第2半導体領域と前記第3半導体領域に接するコンタクト部を有する第2電極と、前記第1半導体領域内に絶縁膜を介して設けられ、第1方向に沿って延在する複数のフィールドプレート電極と、前記第1方向と異なる第2方向に沿って延在する複数のゲート電極とを備える。前記複数のゲート電極は、前記第2半導体領域内にゲート絶縁膜を介して設けられた第1導電部と、前記第1導電部に接続し、前記絶縁膜の上に設けられた第2導電部とを有する。
【選択図】図3
特許請求の範囲【請求項１】
第１電極と、
前記第１電極の上に設けられた第１導電形の第１半導体領域と、
前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、
コンタクト部において前記第２半導体領域と前記第３半導体領域に接する第２電極と、
前記第１半導体領域内に絶縁膜を介して設けられ、第１方向に沿って延在する複数のフィールドプレート電極と、
前記第１方向と異なる第２方向に沿って延在する複数のゲート電極であって、前記第２半導体領域内にゲート絶縁膜を介して設けられた第１導電部と、前記第１導電部に接続し、前記絶縁膜の上に設けられた第２導電部とを有する、複数のゲート電極と、
を備える半導体装置。
続きを表示（約 510 文字）【請求項２】
前記複数のゲート電極と、前記複数のフィールドプレート電極との間には、半導体領域は介在せず前記絶縁膜のみが設けられている、請求項１に記載の半導体装置。
【請求項３】
前記第2導電部は、前記フィールドプレート電極を埋め込む前記絶縁膜を跨ぐように設けられている、請求項１に記載の半導体装置。
【請求項４】
前記絶縁膜は熱酸化膜である、請求項１に記載の半導体装置。
【請求項５】
前記第１方向と前記第２方向は互いに直交する方向である、請求項１に記載の半導体装置。
【請求項６】
前記フィールドプレート電極の上端が、前記第２半導体領域の下端よりも上方に位置する、請求項１に記載の半導体装置。
【請求項７】
隣り合う前記第２導電部の間において前記複数のゲート電極同士を電気的に接続する配線が設けられていない、請求項１～６のいずれかに記載の半導体装置。
【請求項８】
隣り合う前記第２導電部の間において前記複数のゲート電極同士を電気的に接続するゲート電極間配線をさらに備える請求項１～６のいずれかに記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
縦型ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）においては、設計自由度が高いことが望ましい。
【先行技術文献】
【特許文献】
【０００３】
特許第５５８０１５０号
特開２００４－１４８５８号公報
特開平１０－２９４４５６号公報
特開２００５－１１６９８５号公報
特開２０１８－１５２３８６号公報
特開２００３－３０３９６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、設計自由度を向上させることが可能な分離型トレンチ構造の半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１電極と、前記第１電極の上に設けられた第１導電形の第１半導体領域と、前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、コンタクト部において前記第２半導体領域と前記第３半導体領域に接するコンタクト部を有する第２電極と、前記第１半導体領域内に絶縁膜を介して設けられ、第１方向に沿って延在する複数のフィールドプレート電極と、前記第１方向と異なる第２方向に沿って延在する複数のゲート電極とを備える。前記複数のゲート電極は、前記第２半導体領域内にゲート絶縁膜を介して設けられた第１導電部と、前記第１導電部に接続し、前記絶縁膜の上に設けられた第２導電部とを有する。
【図面の簡単な説明】
【０００６】
実施形態に係る半導体装置を示す平面図である。
図１のＡ－Ａ線に沿う断面図である。
図１のＢ－Ｂ線に沿う断面図である。
図１のＣ－Ｃ線に沿う断面図である。
図１のＤ－Ｄ線に沿う断面図である。
実施形態に係る半導体装置の製造方法を説明するための図（Ｂ－Ｂ線）である。
実施形態に係る半導体装置の製造方法を説明するための図（Ｄ－Ｄ線）である。
図６Ａに続く、実施形態に係る半導体装置の製造方法を説明するための図（Ｂ－Ｂ線）である。
図６Ｂに続く、実施形態に係る半導体装置の製造方法を説明するための図（Ｄ－Ｄ線）である。
図７Ａに続く、実施形態に係る半導体装置の製造方法を説明するための図（Ｂ－Ｂ線）である。
図７Ｂに続く、実施形態に係る半導体装置の製造方法を説明するための図（Ｄ－Ｄ線）である。
図８Ａに続く、実施形態に係る半導体装置の製造方法を説明するための図（Ｂ－Ｂ線）である。
図８Ｂに続く、実施形態に係る半導体装置の製造方法を説明するための図（Ｄ－Ｄ線）である。
図９Ａに続く、実施形態に係る半導体装置の製造方法を説明するための図（Ｂ－Ｂ線）である。
図９Ｂに続く、実施形態に係る半導体装置の製造方法を説明するための図（Ｄ－Ｄ線）である。
図１０Ａに続く、実施形態に係る半導体装置の製造方法を説明するための図（Ｂ－Ｂ線）である。
図１０Ｂに続く、実施形態に係る半導体装置の製造方法を説明するための図（Ｄ－Ｄ線）である。
実施形態の変形例１に係る半導体装置を示す平面図である。
図１３のＥ－Ｅ線に沿う断面図である。
実施形態の変形例２を説明するための図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明の実施形態を説明する。実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
以下の説明において、半導体領域における不純物濃度の相対的な高低を表すために、ｎ
＋
、ｎ、ｎ
－
、および、ｐ
＋
、ｐ、ｐ
－
の表記を用いる場合がある。ｎ
＋
はｎよりもｎ形不純物濃度が相対的に高く、ｎ
－
はｎよりもｎ形不純物濃度が相対的に低いことを示す。ｐ
＋
はｐよりもｐ形不純物濃度が相対的に高く、ｐ
－
はｐよりもｐ形不純物濃度が相対的に低いことを示す。ｎ形、ｎ
＋
形およびｎ
－
形は特許請求の範囲における第１導電形の一例である。ｐ形、ｐ
＋
形およびｐ
－
形は特許請求の範囲における第２導電形の一例である。なお、以下の説明において、ｎ形とｐ形を反転してもよい。つまり、第１導電形がｐ形、第２導電形がｎ形であってもよい。
【０００９】
なお、不純物濃度は、例えば、ＳＩＭＳ（ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（ＳｃａｎｎｉｎｇＣａｐａｃｉｔａｎｃｅＭｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。
【００１０】
また、不純物領域の深さ、絶縁層の厚さ等は、たとえば、ＳＩＭＳや、ＴＥＭ（ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）の画像上で計測することが可能である。
（【００１１】以降は省略されています）

関連特許