特許ウォッチ

公開番号2025051063
公報種別公開特許公報(A)
公開日2025-04-04
出願番号2023159965
出願日2023-09-25
発明の名称半導体装置及びその製造方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H10D 30/66 20250101AFI20250328BHJP()
要約【課題】サイズの大型化を抑制すると共に、一方の動作領域から他方の動作領域へ流れる電流を抑制する。
【解決手段】一実施形態によると、半導体装置は、第1電極と、第1電極から離れた第2電極と、記第1電極と前記第2電極との間に設けられた半導体部とを備える。半導体部は、第1電極から第2電極に向かう第1方向に垂直な第2方向において、第1領域、第2領域、及び第1領域と第2領域との間に設けられた第3領域を有する。第3領域は、第1電極の上に設けられた第1導電形の第10半導体領域と、第10半導体領域の上に設けられ、かつ、第2方向において、第6半導体領域と第9半導体領域との間に設けられた電流ブロック領域と、を含む。
【選択図】図1

特許請求の範囲【請求項１】
第１電極と、
前記第１電極から離れた第２電極と、
前記第１電極と前記第２電極との間に設けられた半導体部であって、
前記半導体部は、前記第１電極から前記第２電極に向かう第１方向に垂直な第２方向において、第１領域、第２領域、及び前記第１領域と前記第２領域との間に設けられた第３領域を有し、前記第１電極の上に設けられ、前記第２電極の下に設けられる、前記半導体部と、
を備え、
前記第１領域は、
第１導電形の第１半導体領域と、
前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
前記第２半導体領域の上に設けられ、前記第１半導体領域よりも低い前記第１導電形の不純物濃度を有する第３半導体領域と、
前記第２方向において、ゲート絶縁層を介して前記第３半導体領域と対面するゲート電極と、
前記第３半導体領域の上に設けられ、前記第２半導体領域よりも高い前記第２導電形の不純物濃度を有する前記第２導電形の第４半導体領域と、
前記第１方向において、前記第１半導体領域と前記第２半導体領域と間に設けられた前記第２導電形の第６半導体領域と、
を含み、
前記第２領域は、
前記第２半導体領域よりも高い前記第２導電形の不純物濃度を有する前記第２導電形の第７半導体領域と、
前記第７半導体領域の上に設けられた前記第２半導体領域と、
前記第２半導体領域の上に設けられ、前記第２電極と電気的に接続される前記第１導電形の第８半導体領域と、
前記第１方向において、前記第２半導体領域と前記第７半導体領域との間に設けられた、前記第２半導体領域よりも高く、かつ、前記第７半導体領域より低い前記第２導電形の不純物濃度を有する前記第２導電形の第９半導体領域と、
前記第２方向において、一部が絶縁層を介して前記第８半導体領域と対面し、前記第２電極と電気的に接続される導電部と、
を含み、
前記第３領域は、
前記第１電極の上に設けられた前記第１導電形の第１０半導体領域と、
前記第１０半導体領域の上に設けられ、かつ、前記第２方向において、前記第６半導体領域と前記第９半導体領域との間に設けられた電流ブロック領域と、
を含む、半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記第３半導体領域の上に設けられ、前記第３半導体領域よりも高い前記第１導電形の不純物濃度を有する前記第１導電形の第５半導体領域を、さらに備える、
請求項１に記載の半導体装置。
【請求項３】
前記電流ブロック領域は、酸素、窒素、二酸化ケイ素、及び炭素の少なくともいずれかを含む、
請求項１に記載の半導体装置。
【請求項４】
前記電流ブロック領域に含まれる酸素、窒素、二酸化ケイ素、及び炭素のいずれかの濃度は、前記第６半導体領域及び前記第９半導体領域における前記第２導電形の不純物濃度より高い、
請求項１に記載の半導体装置。
【請求項５】
前記酸素、窒素、二酸化ケイ素、及び炭素のいずれかの濃度は、１×１０
１８
ｃｍ
３
以上である、
請求項４に記載の半導体装置。
【請求項６】
前記電流ブロック領域の電気抵抗率は、前記前記第６半導体領域及び前記第９半導体領域の電気抵抗率よりそれぞれ高い、
請求項１に記載の半導体装置。
【請求項７】
前記電流ブロック領域の結晶欠陥密度は、前記前記第６半導体領域及び前記第９半導体領域の結晶欠陥密度より高い、
請求項１に記載の半導体装置。
【請求項８】
半導体装置の製造方法は、
第１領域と、第２領域と、前記第１領域と前記第２領域との間に設けられる第３領域とを有し、前記第１領域、前記第２領域及び前記第３領域の上に第１電極が設けられると共に、前記第１領域、前記第２領域及び前記第３領域において第２導電形の第１半導体層が設けられた半導体部を形成し、
前記半導体部の前記第１電極が設けられた面とは反対面に、前記第１半導体層における前記第２導電形の不純物濃度より濃い前記第２導電形の不純物濃度の前記第２導電形の第２半導体層を前記第１半導体層に形成し、
前記第１領域、前記第２領域及び前記第３領域において、前記第２半導体層の下にレジストを塗布し、
前記第３領域の前記レジストを除去して前記第３領域を開口し、
前記第３領域の開口から、酸素、窒素、二酸化ケイ素、及び炭素のいずれかをイオン注入により前記第２半導体層の下から注入し、
前記第１領域及び前記第２領域に塗布した前記レジストを除去する、
製造方法。
【請求項９】
前記レジストを除去した前記第２半導体層の下に、前記第１導電形の不純物をイオン注入により前記第２半導体層の下から注入する、
請求項８に記載の製造方法。
【請求項１０】
前記第１導電形の不純物を注入した後、前記第１領域、前記第２領域及び前記第３領域において、前記第２半導体層の下にレジストを塗布し、
前記第２領域の前記レジストを除去して前記第２領域を開口し、
前記第２導電形の不純物をイオン注入により前記第２半導体層の下から注入し、
前記第２半導体層から前記レジストを除去する、
請求項９に記載の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
続きを表示（約 3,300 文字）【背景技術】
【０００２】
単一の半導体基板の上に、互いに並列接続されたＩＧＢＴとダイオードとが設けられた半導体装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２００７－１８４４８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
異なる動作を行う２つ領域が設けられた半導体装置がある。この半導体装置は、例えば、ＲＣ－ＩＧＢＴ(Reverse Conducting - Insulated Gate Bipolar Transistor)と称されるものである。このＲＣ－ＩＧＢＴは、ＩＧＢＴの動作を行うＩＧＢＴ領域と、ダイオードの動作を行うダイオード領域と、を有する。ＩＧＢＴの動作、及びダイオードの動作が他方の動作に影響がでないように、ＩＧＢＴ領域と、ダイオード領域と、の間には、所定の領域が設けられる場合がある。この領域を設けることにより、例えば、ＩＧＢＴ領域からダイオード領域に流れる電流を抑制することができ、半導体装置の動作に影響がでないようにすることができる。しかしながら、当該電流を十分に抑制するためには、当該領域のサイズを大きくする必要があり、サイズを大きくすると、半導体装置のサイズも大きくなる。
【０００５】
本発明の実施形態は、サイズの大型化を抑制すると共に、一方の動作領域から他方の動作領域へ流れる電流を抑制することができる半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００６】
実施形態によれば、半導体装置は、第１電極と、前記第１電極から離れた第２電極と、半導体部と、を備える。半導体部は、前記第１電極と前記第２電極との間に設けられている。前記半導体部は、前記第１電極から前記第２電極に向かう第１方向に垂直な第２方向において、第１領域、第２領域、及び前記第１領域と前記第２領域との間に設けられた第３領域を有する。前記半導体部は、前記第１電極の上に設けられる。前記半導体部は、前記第２電極の下に設けられる。前記第１領域は、第１導電形の第１半導体領域と、前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、前記第２半導体領域の上に設けられ、前記第１半導体領域よりも低い前記第１導電形の不純物濃度を有する第３半導体領域と、前記第２方向において、ゲート絶縁層を介して前記第３半導体領域と対面するゲート電極と、前記第３半導体領域の上に設けられ、前記第２半導体領域よりも高い前記第２導電形の不純物濃度を有する前記第２導電形の第４半導体領域と、前記第１方向において、前記第１半導体領域と前記第２半導体領域と間に設けられた前記第２導電形の第６半導体領域と、を含む。前記第２領域は、前記第２半導体領域よりも高い前記第２導電形の不純物濃度を有する前記第２導電形の第７半導体領域と、前記第７半導体領域の上に設けられた前記第２半導体領域と、前記第２半導体領域の上に設けられ、前記第２電極と電気的に接続される前記第１導電形の第８半導体領域と、前記第１方向において、前記第２半導体領域と前記第７半導体領域との間に設けられた、前記第２半導体領域よりも高く、かつ、前記第７半導体領域より低い前記第２導電形の不純物濃度を有する前記第２導電形の第９半導体領域と、前記第２方向において、一部が絶縁層を介して前記第８半導体領域と対面し、前記第２電極と電気的に接続される導電部と、を含む。前記第３領域は、前記第１電極の上に設けられた前記第１導電形の第１０半導体領域と、前記第１０半導体領域の上に設けられ、かつ、前記第２方向において、前記第６半導体領域と前記第９半導体領域との間に設けられた電流ブロック領域と、を含む。
【図面の簡単な説明】
【０００７】
実施形態に係る半導体装置の一例を示す平面図。
図１のＢ１－Ｂ２断面図。
実施形態に係る半導体装置の製造方法の一例を示すフローチャート。
実施形態に係る半導体装置の製造工程で製造される半導体部を示す図。
実施形態に係る半導体装置の製造工程で製造される半導体部を示す図。
実施形態に係る半導体装置の製造工程で製造される半導体部を示す図。
実施形態に係る半導体装置の製造工程で製造される半導体部を示す図。
実施形態に係る半導体装置の製造工程で製造される半導体部を示す図。
実施形態に係る半導体装置の製造工程で製造される半導体部を示す図。
実施形態に係る半導体装置の製造工程で製造される半導体部を示す図。
実施形態に係る半導体装置の製造工程で製造される半導体部を示す図。
実施形態に係る半導体装置の製造工程で製造される半導体部を示す図。
実施形態に係る半導体装置の製造工程で製造される半導体部を示す図。
【発明を実施するための形態】
【０００８】
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明において、ｎ
＋
、ｎ、ｎ
－
及びｐ
＋
、ｐの表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、ｎ
＋
はｎよりもｎ形の不純物濃度が相対的に高く、ｎ
－
はｎよりもｎ形の不純物濃度が相対的に低いことを示す。また、ｐ
＋
はｐよりもｐ形の不純物濃度が相対的に高く、ｐ
－
はｐよりもｐ形の不純物濃度が相対的に低いことを示す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
【０００９】
図１は、実施形態に係る半導体装置の平面図である。
図２は図１のＢ１－Ｂ２断面図である。
実施形態に係る半導体装置は、ＲＣ－ＩＧＢＴである。図１及び図２に示すように、実施形態に係る半導体装置１００は、コレクタ電極３１（第１電極）、エミッタ電極３２（第２電極）、ゲートパッド３３、及び半導体部３４を備える。半導体部３４は、ｐ
＋
形（第１導電形）コレクタ領域１Ａ（第１半導体領域）、ｐ
＋
形（第１導電形）コレクタ領域１Ｂ（第１０半導体領域）、ｎ
－
形（第２導電形）ベース領域２（第２半導体領域）、ｐ形ベース領域３（第３半導体領域）、ｎ
＋
形エミッタ領域４（第４半導体領域）、ｐ
＋
形コンタクト領域５（第５半導体領域）、ｎ
＋
形カソード領域７（第７半導体領域）、ｐ形アノード領域８（第８半導体領域）、ｐ
＋
形アノード領域９、ｎ形バッファ領域１０Ａ（第６半導体領域）、ｎ形バッファ領域１０Ｂ（第９半導体領域）、ｎ形バリア領域１１、酸素注入領域１２（電流ブロック領域）、ゲート電極２０、及び導電部２１を有する。
【００１０】
実施形態の説明では、ＸＹＺ直交座標系を用いる。コレクタ電極３１からエミッタ電極３２に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直であり、相互に直交する二方向をＸ方向（第２方向）及びＹ方向（第３方向）とする。また、説明のために、コレクタ電極３１からエミッタ電極３２に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、コレクタ電極３１とエミッタ電極３２の相対的な位置関係に基づき、重力の方向とは無関係である。
（【００１１】以降は省略されています）

関連特許