特許ウォッチ

公開番号2025047739
公報種別公開特許公報(A)
公開日2025-04-03
出願番号2023156414
出願日2023-09-21
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H01L 25/07 20060101AFI20250326BHJP(基本的電気素子)
要約【課題】小型化が可能な半導体装置を提供する。
【解決手段】半導体装置100は、第1、2基板10、20と第1、2半導体素子30,40と接続導体50と封止部70とを含む。第1基板は、第1絶縁基板12と第1絶縁基板の表面に設けられた第1導電層11とを含む。第2基板は、第2絶縁基板22と第2絶縁基板の表面に設けられた第2導電層21とを含む。第1半導体素子は、第1基板と第2基板との間に設けられる。第1半導体素子は、第1半導体層31と第1、2電極33,34と第1制御電極32とを含む。第2半導体素子は、第2基板と第1半導体素子との間に設けられる。第2半導体素子は、第2半導体層41と第3、4電極43,44と第2制御電極42とを含む。接続導体は、第1半導体素子と第2半導体素子との間に設けられる。接続導体は、第1電極と第4電極とを電気的に接続する。封止部は、第1、2基板の一部及び第1、2半導体素子を覆う。
【選択図】図2
特許請求の範囲【請求項１】
第１面と、前記第１面とは反対側の第２面と、を有し、第１絶縁基板と、前記第１絶縁基板の表面に設けられ前記第２面に位置する第１導電層と、を含む第１基板と、
第３面と、前記第３面とは反対側の第４面と、を有し、第２絶縁基板と、前記第２絶縁基板の表面に設けられ前記第４面に位置する第２導電層と、を含む第２基板であって、前記第２基板から前記第１基板へ向かう第１方向において前記第１導電層が前記第１絶縁基板と前記第２絶縁基板との間に位置し、前記第１方向において前記第２導電層が前記第１基板と前記第２絶縁基板との間に位置する、第２基板と、
前記第１方向において前記第１基板と前記第２基板との間に設けられた第１半導体素子であって、
第１半導体層と、
前記第１方向において前記第１半導体層と前記第２基板との間に位置する第１電極と、
前記第１半導体層と前記第１基板との間に設けられ、前記第１導電層の一部と電気的に接続された第２電極と、
前記第１半導体層と前記第１基板との間に設けられ、前記第１導電層の別の一部と電気的に接続された第１制御電極と、
を含む第１半導体素子と、
前記第１方向において前記第２基板と前記第１半導体素子との間に設けられた第２半導体素子であって、
第２半導体層と、
前記第２半導体層と前記第２基板との間に位置し、前記第２導電層の一部と電気的に接続された第３電極と、
前記第１方向において前記第２半導体層と前記第１半導体素子との間に位置する第４電極と、
前記第１方向において前記第２半導体層と前記第１半導体素子との間に位置し、前記第２導電層の別の一部と電気的に接続された第２制御電極と、
を含む第２半導体素子と、
前記第１方向において前記第１半導体素子と前記第２半導体素子との間に設けられ、前記第１電極と前記第４電極とを電気的に接続する接続導体と、
前記第１基板の一部、前記第２基板の一部、前記第１半導体素子及び前記第２半導体素子を覆い、前記第１基板の前記第１面及び前記第２基板の前記第３面を覆わない封止部と、
を備えた半導体装置。
続きを表示（約 1,600 文字）【請求項２】
前記第１絶縁基板は、前記第１導電層が設けられた前記表面とは反対側の裏面を有し、
前記第１基板は、前記第１絶縁基板の前記裏面に設けられ、前記第１面に位置する第３導電層を有し、
前記第２絶縁基板は、前記第２導電層が設けられた前記表面とは反対側の裏面を有し、
前記第２基板は、前記第２絶縁基板の前記裏面に設けられ、前記第３面に位置する第４導電層を有する、請求項１に記載の半導体装置。
【請求項３】
前記接続導体と前記第１電極との間に位置し、前記第１電極と接し、前記接続導体の一端部と接する第１接続導電層と、
前記接続導体と前記第４電極との間に位置し、前記第４電極と接し、前記接続導体の他端部と接する第２接続導電層と、
をさらに備え、
前記接続導体は、前記一端部から前記他端部まで連続する一体の導電部材である、請求項１または２に記載の半導体装置。
【請求項４】
前記第１導電層を介して前記第２電極と電気的に接続された第１端子と、
前記第２導電層を介して前記第３電極と電気的に接続された第２端子と、
をさらに備え、
前記第１端子は、前記封止部の第１側面から第１延出方向に延びる第１端子部を有し、
前記第２端子は、前記封止部の前記第１側面から前記第１延出方向に延びる第２端子部を有し、
前記接続導体は、前記第１半導体素子と前記第２半導体素子との間に位置するコネクタ部と、前記封止部の前記第１側面とは反対側の第２側面から前記第１延出方向とは逆の第２延出方向に延びる第３端子部と、を有する、請求項１または２に記載の半導体装置。
【請求項５】
前記第１導電層を介して前記第２電極と電気的に接続された第１端子と、
前記第１導電層を介して前記第１制御電極と電気的に接続された第１信号端子と、
をさらに備え、
前記第１導電層は、第１導電領域と、前記第１導電領域から離れた第２導電領域と、を含み、
前記第１導電領域は、前記第１方向において前記第１端子と重なる領域と、前記第１方向において前記第２電極と重なる領域と、を含み、
前記第２導電領域は、前記第１方向において前記第１制御電極と重なる領域と、前記第１方向において前記第１信号端子と重なる領域と、を含む、請求項１または２に記載の半導体装置。
【請求項６】
前記第２導電層を介して前記第３電極と電気的に接続された第２端子と、
前記第２導電層を介して前記第２制御電極と電気的に接続された第２信号端子と、
をさらに備え、
前記第２導電層は、第３導電領域と、前記第３導電領域から離れ前記第１方向において前記第２半導体素子と重ならない第４導電領域と、を含み、
前記第３導電領域は、前記第１方向において前記第２端子と重なる領域と、前記第１方向において前記第３電極と重なる領域と、を含み、
前記第４導電領域は、前記第２制御電極と電気的に接続された導電ワイヤが接続される領域と、前記第１方向において前記第２信号端子と重なる領域と、を含む、請求項１または２に記載の半導体装置。
【請求項７】
前記接続導体は、前記第１方向において前記第１半導体素子と前記第２半導体素子との間に位置するコネクタ部と、前記コネクタ部から第２延出方向に延びる第３端子部と、を含み、
前記第３端子部は、前記第２制御電極と前記第１方向において並び、
前記第３端子部と前記第２半導体素子との間の前記第１方向に沿った距離は、前記第３端子部と前記第１半導体素子との間の前記第１方向に沿った距離よりも長い、請求項６に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
複数のパワー半導体のチップが互いに接続されて封止された半導体装置が開発されている。この半導体装置は、例えば、電力変換回路の一部を構成するパワーモジュールとして用いられる。半導体装置を小型化することが望まれる。
【先行技術文献】
【特許文献】
【０００３】
特許第７１７２８４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、小型化が可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１基板と、第２基板と、第１半導体素子と、第２半導体素子と、接続導体と、封止部と、を含む。前記第１基板は、第１面と、前記第１面とは反対側の第２面と、を有する。前記第１基板は、第１絶縁基板と、前記第１絶縁基板の表面に設けられ前記第２面に位置する第１導電層と、を含む。前記第２基板は、第３面と、前記第３面とは反対側の第４面と、を有する。前記第２基板は、第２絶縁基板と、前記第２絶縁基板の表面に設けられ前記第４面に位置する第２導電層と、を含む。前記第２基板から前記第１基板へ向かう第１方向において、前記第１導電層は、前記第１絶縁基板と前記第２絶縁基板との間に位置する。前記第１方向において、前記第２導電層は、前記第１基板と前記第２絶縁基板との間に位置する。前記第１半導体素子は、前記第１方向において前記第１基板と前記第２基板との間に設けられる。前記第１半導体素子は、第１半導体層と、第１電極と、第２電極と、第１制御電極と、を含む。前記第１電極は、前記第１方向において前記第１半導体層と前記第２基板との間に位置する。前記第２電極は、前記第１半導体層と前記第１基板との間に設けられ、前記第１導電層の一部と電気的に接続される。前記第１制御電極は、前記第１半導体層と前記第１基板との間に設けられ、前記第１導電層の別の一部と電気的に接続される。前記第２半導体素子は、前記第１方向において前記第２基板と前記第１半導体素子との間に設けられる。前記第２半導体素子は、第２半導体層と、第３電極と、第４電極と、第２制御電極と、を含む。前記第３電極は、前記第２半導体層と前記第２基板との間に位置し、前記第２導電層の一部と電気的に接続される。前記第４電極は、前記第１方向において前記第２半導体層と前記第１半導体素子との間に位置する。前記第２制御電極は、前記第１方向において前記第２半導体層と前記第１半導体素子との間に位置し、前記第２導電層の別の一部と電気的に接続される。前記接続導体は、前記第１方向において前記第１半導体素子と前記第２半導体素子との間に設けられる。前記接続導体は、前記第１電極と前記第４電極とを電気的に接続する。前記封止部は、前記第１基板の一部、前記２基板の一部、前記第１半導体素子及び前記第２半導体素子を覆う。前記封止部は、前記第１基板の前記第１面及び前記第２基板の前記第３面を覆わない。
【図面の簡単な説明】
【０００６】
図１は、実施形態に係る半導体装置を例示する模式的斜視図である。
図２は、実施形態に係る半導体装置を例示する模式的断面図である。
図３は、実施形態に係る半導体装置の回路構成を例示する模式的回路図である。
図４は、実施形態に係る半導体装置の一部を表す模式的平面図である。
図５は、実施形態に係る半導体装置の一部を表す模式的平面図である。
図６（ａ）及び図６（ｂ）は、実施形態に係る半導体装置の一部を表す模式的平面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
図１は、実施形態に係る半導体装置を例示する模式的斜視図である。
図２は、実施形態に係る半導体装置を例示する模式的断面図である。
図３は、実施形態に係る半導体装置の回路構成を例示する模式的回路図である。
図４は、実施形態に係る半導体装置の一部を表す模式的平面図である。
図５は、実施形態に係る半導体装置の一部を表す模式的平面図である。
【０００９】
図２は、図１に表した半導体装置１００のＡ１－Ａ２線断面を表している。図２に表したように、実施形態に係る半導体装置１００は、第１基板１０と、第２基板２０と、第１半導体素子３０と、第２半導体素子４０と、接続導体５０と、封止部７０と、を有する。図４は、半導体装置１００のうち、図２に示すＡ３－Ａ４線よりも第１基板１０側の部分を、図２に示したＺ方向に沿って見た平面図である。図５は、半導体装置１００のうち、図２に示すＡ５－Ａ６線よりも第２基板２０側の部分を、Ｚ方向とは逆方向に沿って見た平面図である。
【００１０】
図２に表したように、第１基板１０は、第１面１０ａと、第１面１０ａとは反対側の第２面１０ｂと、を有する。第１基板１０は、第２面１０ｂに位置する第１導電層１１と、第１絶縁基板１２と、を含む。第１導電層１１は、第１絶縁基板１２の表面１２ａに設けられている。
（【００１１】以降は省略されています）

関連特許