特許ウォッチ

公開番号2025044047
公報種別公開特許公報(A)
公開日2025-04-01
出願番号2023151731
出願日2023-09-19
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人,個人
主分類H10D 84/80 20250101AFI20250325BHJP()
要約【課題】逆回復電荷を低減する。
【解決手段】本実施形態に係る半導体装置は、第1および第2主面を有する半導体層と、前記第1および第2主面にそれぞれ設けられた第1および第2主電極と、第1導電形の第1半導体領域と、前記第1主面から前記第1半導体領域に達する第1絶縁領域と、前記第1絶縁領域内に設けられた第1導電部と、前記第1絶縁領域と隣り合う第2絶縁領域と、前記第2絶縁領域内に設けられた制御電極と、前記第1および第2絶縁領域の間に位置する第1導電形の第2半導体領域と、前記第2半導体領域を挟んで前記制御電極の反対側に位置し、前記第2半導体領域との間でショットキー接合を形成する第2導電部と、前記第1半導体領域の上に設けられた第2導電形の第3半導体領域と、前記第3半導体領域と前記第1主電極との間に位置する第1導電形の第4半導体領域と、前記第3および第4半導体領域内に設けられたコンタクト部と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
第１主面および第２主面を有する半導体層と、
前記第１主面に設けられた第１主電極と、
前記第２主面に設けられた第２主電極と、
前記半導体層内に設けられた第１導電形の第１半導体領域と、
前記半導体層内に設けられ、前記第１主面から前記第１半導体領域に達する第１絶縁領域と、
前記第１絶縁領域内に設けられ、前記第１主電極に電気的に接続された第１導電部と、
前記半導体層内に設けられ、前記第１主面から前記第１半導体領域に達し、前記第１絶縁領域と隣り合う第２絶縁領域と、
前記第２絶縁領域内に設けられた制御電極と、
前記半導体層内に設けられ、前記第１絶縁領域と前記第２絶縁領域の間に位置する第１導電形の第２半導体領域と、
前記第２半導体領域を挟んで前記制御電極の反対側に位置し、前記第２半導体領域との間でショットキー接合を形成し、前記第１主電極に電気的に接続された第２導電部と、
前記半導体層内において前記第１半導体領域の上に設けられ、前記第２絶縁領域を挟んで前記第２半導体領域の反対側に位置する第２導電形の第３半導体領域と、
前記半導体層内に設けられ、前記第３半導体領域と前記第１主電極との間に位置する第１導電形の第４半導体領域と、
前記第３半導体領域および前記第４半導体領域内に設けられ、前記第１主電極に電気的に接続されたコンタクト部と、
を備える半導体装置。
続きを表示（約 820 文字）【請求項２】
前記第１導電部の上端は、前記第２半導体領域の下端よりも高い位置にある、請求項１に記載の半導体装置。
【請求項３】
前記第１導電部の上端は、前記第１主面とほぼ同じ高さにある、請求項２に記載の半導体装置。
【請求項４】
前記第１導電部は、前記第１絶縁領域の側面まで張り出した張り出し部を有し、
前記半導体層内に、前記第１絶縁領域の側面における前記張り出し部を被覆するように設けられ、前記第２半導体領域よりも幅が狭い第２導電形の第５半導体領域をさらに備える、請求項１に記載の半導体装置。
【請求項５】
前記第２導電部は、前記第１絶縁領域内に設けられ、前記第２半導体領域に接する、請求項１～４のいずれかに記載の半導体装置。
【請求項６】
前記半導体層内に設けられ、前記コンタクト部を挟んで前記制御電極の反対側に位置する第２制御電極をさらに備え、
前記第２半導体領域の幅は、前記制御電極と前記第２制御電極との間の前記第３半導体領域の幅よりも狭い、請求項１～４のいずれかに記載の半導体装置。
【請求項７】
前記第２絶縁領域の前記第２半導体領域側の厚みは、前記第２絶縁領域の前記第３半導体領域側の厚みよりも厚い、請求項１～４のいずれかに記載の半導体装置。
【請求項８】
前記第２導電部はプラチナを含む、請求項１～４のいずれかに記載の半導体装置。
【請求項９】
前記第２導電部は、プラチナ、コバルトおよびニッケルのうち少なくとも1つを含む、請求項１～４のいずれかに記載の半導体装置。
【請求項１０】
前記第２半導体領域における第１導電形の不純物濃度は、前記第１半導体領域における第１導電形の不純物濃度以下である、請求項１～４のいずれかに記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
モータ等を駆動するためのインバータには、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられる。パワーＭＯＳＦＥＴにおいては、ＭＯＳＦＥＴに内蔵されたボディダイオード（寄生ダイオード）が順方向動作から逆方向動作に切り替わる際に、残留少数キャリアに起因して大きな損失（リカバリ損失）が発生する。
【０００３】
リカバリ損失を抑制する方法として、ボディダイオードの特性を向上させて順方向動作の際にドリフト領域に注入される少数キャリアの量を低減し、逆回復電荷を低減することが考えられる。しかしながら、この方法で逆回復電荷を十分に低減することは困難である。
【先行技術文献】
【特許文献】
【０００４】
特許第６００３９６１号
特開２０１６－２２５３３３号公報
特許第５４４９０９４号
特開２０１９－７１３１４号公報
特開２００９－２７１５２号公報
特開２０１９－１６１２００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、逆回復電荷を低減することができる半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本実施形態に係る半導体装置は、第１主面および第２主面を有する半導体層と、前記第１主面に設けられた第１主電極と、前記第２主面に設けられた第２主電極と、前記半導体層内に設けられた第１導電形の第１半導体領域と、前記半導体層内に設けられ、前記第１主面から前記第１半導体領域に達する第１絶縁領域と、前記第１絶縁領域内に設けられ、前記第１主電極に電気的に接続された第１導電部と、前記半導体層内に設けられ、前記第１主面から前記第１半導体領域に達し、前記第１絶縁領域と隣り合う第２絶縁領域と、前記第２絶縁領域内に設けられた制御電極と、前記半導体層内に設けられ、前記第１絶縁領域と前記第２絶縁領域の間に位置する第１導電形の第２半導体領域と、前記第２半導体領域を挟んで前記制御電極の反対側に位置し、前記第２半導体領域との間でショットキー接合を形成し、前記第１主電極に電気的に接続された第２導電部と、前記半導体層内において前記第１半導体領域の上に設けられ、前記第２絶縁領域を挟んで前記第２半導体領域の反対側に位置する第２導電形の第３半導体領域と、前記半導体層内に設けられ、前記第３半導体領域と前記第１主電極との間に位置する第１導電形の第４半導体領域と、前記第３半導体領域および前記第４半導体領域内に設けられ、前記第１主電極に電気的に接続されたコンタクト部と、を備える。
【図面の簡単な説明】
【０００７】
第１の実施形態に係る半導体装置の断面図である。
図１の領域Ａを拡大した断面図である。
第１の実施形態に係る半導体装置１におけるゲート電極の周辺を拡大した断面図である。
第１の実施形態に係る半導体装置の動作を説明するための断面図である。
第１の実施形態に係る半導体装置の製造工程の一例を説明するための断面図である。
図５Ａに続く、第１の実施形態に係る半導体装置の製造工程の一例を説明するための断面図である。
図５Ｂに続く、第１の実施形態に係る半導体装置の製造工程の一例を説明するための断面図である。
図５Ｃに続く、第１の実施形態に係る半導体装置の製造工程の一例を説明するための断面図である。
図５Ｄに続く、第１の実施形態に係る半導体装置の製造工程の一例を説明するための断面図である。
図５Ｅに続く、第１の実施形態に係る半導体装置の製造工程の一例を説明するための断面図である。
第２の実施形態に係る半導体装置の断面図である。
第２の実施形態の変形例１に係る半導体装置の断面図である。
第２の実施形態の変形例２に係る半導体装置の断面図である。
第３の実施形態に係る半導体装置の断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明に係る実施形態を説明する。実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
また、説明の便宜上、半導体装置の積層方向（厚さ方向）のうち、ソース電極側を「上」ともいい、ドレイン電極側を「下」ともいう。ただし、この表現は便宜的なものであり、重力の方向とは無関係である。
【００１０】
また、以下の説明において、各導電形における不純物濃度の相対的な高低を表すために、ｎ
＋
、ｎ、ｎ
－
、および、ｐ
＋
、ｐ、ｐ
－
の表記を用いる場合がある。すなわち、ｎ
＋
はｎよりもｎ形不純物濃度が相対的に高く、ｎ
－
はｎよりもｎ形不純物濃度が相対的に低いことを示す。また、ｐ
＋
はｐよりもｐ形不純物濃度が相対的に高く、ｐ
－
はｐよりもｐ形不純物濃度が相対的に低いことを示す。ｎ形、ｎ
＋
形およびｎ
－
形は特許請求の範囲における第１導電形の一例である。ｐ形、ｐ
＋
形およびｐ
－
形は特許請求の範囲における第２導電形の一例である。なお、以下の説明において、ｎ形とｐ形は反転されてもよい。つまり、第１導電形がｐ形であってもよい。
（【００１１】以降は省略されています）

関連特許