特許ウォッチ

公開番号2025037168
公報種別公開特許公報(A)
公開日2025-03-17
出願番号2023143975
出願日2023-09-05
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H10D 30/66 20250101AFI20250310BHJP()
要約【課題】歩留まりを高めることできる半導体装置を提供する。
【解決手段】半導体装置は、第1、第2電極と、第1～第3半導体領域と、構造体と、第1、第2接続部と、を備える。構造体は、絶縁部と、第3、第4電極と、を含む。絶縁部は、第1～第3半導体領域と並ぶ。第3電極は、絶縁部を介して第1半導体領域と並ぶ。第4電極は、第3電極を囲み、絶縁部を介して第2半導体領域と並ぶ。第1接続部は、第3電極の上に設けられる。第2接続部は、第4電極の上に設けられる。構造体の形状は、互いに平行な一対の第1、第2、第3辺を含む六角形である。第1辺は第2辺よりも長い。第4電極は、一対の第1、第2、第3電極領域を含む。第2接続部は、一対の第1電極領域の上に設けられる。
【選択図】図2
特許請求の範囲【請求項１】
第１電極と、
前記第１電極の上に設けられた第１導電形の第１半導体領域と、
前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
前記第２半導体領域の上に設けられた前記第１導電形の第３半導体領域と、
前記第３半導体領域の上に設けられ、前記第３半導体領域と電気的に接続された第２電極と、
前記第１電極から前記第２電極に向かう第１方向に垂直な第２方向と、前記第１方向及び前記第２方向に垂直な第３方向と、において、前記第１半導体領域の一部、前記第２半導体領域、及び前記第３半導体領域と並ぶ絶縁部と、
前記第２方向及び前記第３方向において、前記絶縁部を介して前記第１半導体領域と並ぶ第３電極と、
前記第２方向及び前記第３方向において、前記第３電極を囲み、前記絶縁部を介して前記第２半導体領域と並ぶ第４電極と、
を含む構造体と、
前記第３電極の上に設けられ、前記第３電極と電気的に接続された第１接続部と、
前記第４電極の上に設けられ、前記第４電極と電気的に接続された第２接続部と、
を備え、
前記第２方向及び前記第３方向に平行な面における前記構造体の形状は、互いに平行な一対の第１辺と、前記一対の第１辺に交差し互いに平行な一対の第２辺と、前記一対の第１辺及び前記一対の第２辺に交差し互いに平行な一対の第３辺と、を含む六角形であり、
前記一対の第１辺の長さは、前記一対の第２辺の長さよりも長く、
前記第４電極は、前記一対の第１辺に沿う一対の第１電極領域と、前記一対の第２辺に沿う一対の第２電極領域と、前記一対の第３辺に沿う一対の第３電極領域と、を含み、
前記第２接続部は、前記一対の第１電極領域の上に設けられる、半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記第２方向及び前記第３方向に平行な面における前記第３電極の形状は、前記一対の第１辺に沿い互いに平行な一対の第４辺と、前記一対の第２辺に沿い互いに平行な一対の第５辺と、前記一対の第３辺に沿い互いに平行な一対の第６辺と、を含む六角形であり、
前記一対の第４辺の長さは、前記一対の第５辺の長さよりも長い、請求項１に記載の半導体装置。
【請求項３】
第１電極と、
前記第１電極の上に設けられた第１導電形の第１半導体領域と、
前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
前記第２半導体領域の上に設けられた前記第１導電形の第３半導体領域と、
前記第３半導体領域の上に設けられ、前記第３半導体領域と電気的に接続された第２電極と、
前記第１電極から前記第２電極に向かう第１方向に垂直な第２方向と、前記第１方向及び前記第２方向に垂直な第３方向と、において、前記第１半導体領域の一部、前記第２半導体領域、及び前記第３半導体領域と並ぶ絶縁部と、
前記第２方向及び前記第３方向において、前記絶縁部を介して前記第１半導体領域と並ぶ第３電極と、
前記第２方向及び前記第３方向において、前記第３電極を囲み、前記絶縁部を介して前記第２半導体領域と並ぶ第４電極と、
を含む構造体と、
前記第３電極の上に設けられ、前記第３電極と電気的に接続された第１接続部と、
前記第４電極の上に設けられ、前記第４電極と電気的に接続された第２接続部と、
を備え、
前記第２方向及び前記第３方向に平行な面における前記構造体の形状は、互いに平行な一対の第１辺と、前記一対の第１辺どうしを接続する一対の第１弧と、を含む長円形であり、
前記第４電極は、前記一対の第１辺に沿う一対の第１電極領域と、前記一対の第１弧に沿う一対の第２電極領域と、を含み、
前記第２接続部は、前記一対の第１電極領域の上に設けられる、半導体装置。
【請求項４】
前記第２方向及び前記第３方向に平行な面における前記第３電極の形状は、前記一対の第１辺に沿い互いに平行な一対の第２辺と、前記一対の第１弧に沿い前記一対の第２辺どうしを接続する一対の第２弧と、を含む長円形である、請求項３に記載の半導体装置。
【請求項５】
前記一対の第１辺は、前記第２方向に沿い、
前記第２接続部の前記第２方向における長さは、前記第２接続部の前記第３方向における長さよりも長い、請求項１～４のいずれか１つに記載の半導体装置。
【請求項６】
前記一対の第１辺は、前記第２方向に沿い、
前記第１接続部の前記第２方向における長さは、前記第１接続部の前記第３方向における長さよりも長い、請求項１～４のいずれか１つに記載の半導体装置。
【請求項７】
前記第１半導体領域は、シリコンを含み、
前記一対の第１辺は、前記第１半導体領域に含まれるシリコンの結晶の（１００）面に沿う、請求項１～４のいずれか１つに記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
実施形態は、半導体装置に関する。
続きを表示（約 3,300 文字）【背景技術】
【０００２】
ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの半導体装置は、電力変換等に用いられる。半導体装置の製造の歩留まりは、高いことが望ましい。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－１３６４１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、歩留まりを高めることできる半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１電極と、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、前記第１導電形の第３半導体領域と、第２電極と、構造体と、第１接続部と、第２接続部と、を備える。前記第１半導体領域は、前記第１電極の上に設けられる。前記第２半導体領域は、前記第１半導体領域の上に設けられる。前記第３半導体領域は、前記第２半導体領域の上に設けられる。前記第２電極は、前記第３半導体領域の上に設けられる。前記第２電極は、前記第３半導体領域と電気的に接続される。前記構造体は、絶縁部と、第３電極と、第４電極と、を含む。前記絶縁部は、第２方向と、第３方向と、において、前記第１半導体領域の一部、前記第２半導体領域、及び前記第３半導体領域と並ぶ。前記第２方向は、前記第１電極から前記第２電極に向かう第１方向に垂直である。前記第３方向は、前記第１方向及び前記第２方向に垂直である。前記第３電極は、前記第２方向及び前記第３方向において、前記絶縁部を介して前記第１半導体領域と並ぶ。前記第４電極は、前記第２方向及び前記第３方向において、前記第３電極を囲む。前記第４電極は、前記第２方向及び前記第３方向において、前記絶縁部を介して前記第２半導体領域と並ぶ。前記第１接続部は、前記第３電極の上に設けられる。前記第１接続部は、前記第３電極と電気的に接続される。前記第２接続部は、前記第４電極の上に設けられる。前記第２接続部は、前記第４電極と電気的に接続される。前記第２方向及び前記第３方向に平行な面における前記構造体の形状は、一対の第１辺と、一対の第２辺と、一対の第３辺と、を含む六角形である。前記一対の第１辺は、互いに平行である。前記一対の第２辺は、前記一対の第１辺に交差し、互いに平行である。前記一対の第３辺は、前記一対の第１辺及び前記一対の第２辺に交差し、互いに平行である。前記一対の第１辺の長さは、前記一対の第２辺の長さよりも長い。前記第４電極は、一対の第１電極領域と、一対の第２電極領域と、一対の第３電極領域と、を含む。前記一対の第１電極領域は、前記一対の第１辺に沿う。前記一対の第２電極領域は、前記一対の第２辺に沿う。前記一対の第３電極領域は、前記一対の第３辺に沿う。前記第２接続部は、前記一対の第１電極領域の上に設けられる。
【０００６】
実施形態に係る半導体装置は、第１電極と、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、前記第１導電形の第３半導体領域と、第２電極と、構造体と、第１接続部と、第２接続部と、を備える。前記第１半導体領域は、前記第１電極の上に設けられる。前記第２半導体領域は、前記第１半導体領域の上に設けられる。前記第３半導体領域は、前記第２半導体領域の上に設けられる。前記第２電極は、前記第３半導体領域の上に設けられる。前記第２電極は、前記第３半導体領域と電気的に接続される。前記構造体は、絶縁部と、第３電極と、第４電極と、を含む。前記絶縁部は、第２方向と、第３方向と、において、前記第１半導体領域の一部、前記第２半導体領域、及び前記第３半導体領域と並ぶ。前記第２方向は、前記第１電極から前記第２電極に向かう第１方向に垂直である。前記第３方向は、前記第１方向及び前記第２方向に垂直である。前記第３電極は、前記第２方向及び前記第３方向において、前記絶縁部を介して前記第１半導体領域と並ぶ。前記第４電極は、前記第２方向及び前記第３方向において、前記第３電極を囲む。前記第４電極は、前記第２方向及び前記第３方向において、前記絶縁部を介して前記第２半導体領域と並ぶ。前記第１接続部は、前記第３電極の上に設けられる。前記第１接続部は、前記第３電極と電気的に接続される。前記第２接続部は、前記第４電極の上に設けられる。前記第２接続部は、前記第４電極と電気的に接続される。前記第２方向及び前記第３方向に平行な面における前記構造体の形状は、一対の第１辺と、一対の第１弧と、を含む長円形である。前記一対の第１辺は、互いに平行である。前記一対の第１弧は、前記一対の第１辺どうしを接続する。前記第４電極は、一対の第１電極領域と、一対の第２電極領域と、を含む。前記一対の第１電極領域は、前記一対の第１辺に沿う。前記一対の第２電極領域は、前記一対の第１弧に沿う。前記第２接続部は、前記一対の第１電極領域の上に設けられる。
【図面の簡単な説明】
【０００７】
第１実施形態に係る半導体装置を表す平面図である。
第１実施形態に係る半導体装置の一部を表す平面図である。
第１実施形態に係る半導体装置の一部を表す断面図である。
第１実施形態に係る半導体装置の構造体を表す平面図である。
第１実施形態の第１変形例に係る半導体装置の構造体を表す平面図である。
第１実施形態の第２変形例に係る半導体装置の一部を表す平面図である。
第１実施形態の第３変形例に係る半導体装置の一部を表す平面図である。
第１実施形態の第３変形例に係る半導体装置の構造体を表す平面図である。
第２実施形態に係る半導体装置の一部を表す平面図である。
第２実施形態に係る半導体装置の構造体を表す平面図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明及び図面において、ｎ
＋
、ｎ
－
及びｐ
＋
、ｐの表記は、各不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」及び「－」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「－」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
【０００９】
（第１実施形態）
図１は、第１実施形態に係る半導体装置を表す平面図である。
図２は、第１実施形態に係る半導体装置の一部を表す平面図である。
図３は、第１実施形態に係る半導体装置の一部を表す断面図である。
図４は、第１実施形態に係る半導体装置の構造体を表す平面図である。
図２は、図１に示した領域IIを表している。
図３は、図２に示したIII－III線による断面図である。
【００１０】
第１実施形態に係る半導体装置１００は、縦型のＭＯＳＦＥＴである。半導体装置１００は、いわゆるドット構造のＭＯＳＦＥＴである。
（【００１１】以降は省略されています）

関連特許