特許ウォッチ

公開番号2025049726
公報種別公開特許公報(A)
公開日2025-04-04
出願番号2023158094
出願日2023-09-22
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人
主分類H10D 30/66 20250101AFI20250327BHJP()
要約【課題】スイッチング損失の低減を可能とする半導体装置を提供する。
【解決手段】
実施形態の半導体装置は、半導体層の中の第1導電形の第1の半導体領域と、第1の半導体領域の上の第2導電形の第2の半導体領域と、第2の半導体領域の上の第1導電形の第3の半導体領域と、第3の半導体領域の上の、第1の方向に交互に配置された第2導電形の第4の半導体領域及び第1導電形の第5の半導体領域と、第3の半導体領域と第4の半導体領域との間の第1導電形不純物濃度が第3の半導体領域のよりも高く、第5の半導体領域よりも低い第1導電形の第6の半導体領域と、第6の半導体領域と離隔する第1のトレンチと、第1のトレンチの中のゲート電極と、第1の部分を有し、第1の部分の底面は第3の半導体領域に接し、第1の部分の側面は第4、第5、及び第6の半導体領域に接する第1の電極と、第2の電極と、を含むトランジスタ領域と、ダイオード領域と、を備える。
【選択図】図2
特許請求の範囲【請求項１】
第１の面と、前記第１の面と対向する第２の面を有する半導体層と、
前記半導体層の中に設けられた第１導電形の第１の半導体領域と、
前記半導体層の中に設けられ、前記第１の半導体領域と前記第１の面との間に設けられた第２導電形の第２の半導体領域と、
前記半導体層の中に設けられ、前記第２の半導体領域と前記第１の面との間に設けられた第１導電形の第３の半導体領域と、
前記半導体層の中に設けられ、前記第３の半導体領域と前記第１の面との間に設けられ、前記第１の面に平行な第１の方向に交互に配置された第２導電形の第４の半導体領域及び第１導電形の第５の半導体領域と、
前記第３の半導体領域と前記第４の半導体領域との間に設けられ、前記第３の半導体領域の第１導電形不純物濃度よりも第１導電形不純物濃度が高く、前記第５の半導体領域の第１導電形不純物濃度よりも第１導電形不純物濃度が低い第１導電形の第６の半導体領域と、
前記半導体層の中の前記第１の面の側に設けられ、前記第１の方向に延び、前記第１の面に平行で前記第１の方向に垂直な第２の方向に繰り返し配置され、前記第２の半導体領域、前記第３の半導体領域、前記第４の半導体領域、及び前記第５の半導体領域に接し、前記第６の半導体領域と離隔する第１のトレンチと、
前記第１のトレンチの中に設けられたゲート電極と、
前記ゲート電極と前記第３の半導体領域との間に設けられたゲート絶縁膜と、
前記半導体層に対し前記第１の面の側に設けられ、第１の部分を有し、前記第１の部分の底面は前記第３の半導体領域に接し、前記第１の部分の側面は前記第４の半導体領域、前記第５の半導体領域、及び前記第６の半導体領域に接する第１の電極と、
前記半導体層に対し前記第２の面の側に設けられ、前記第１の半導体領域に接する第２の電極と、
を含むトランジスタ領域と、
前記半導体層と、
前記第２の半導体領域と、
前記半導体層の中に設けられ、前記第２の半導体領域と前記第２の面との間に設けられ、前記第２の半導体領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第７の半導体領域と、
前記半導体層の中に設けられ、前記第２の半導体領域と前記第１の面との間に設けられた第１導電形の第８の半導体領域と、
前記第８の半導体領域に電気的に接続された前記第１の電極と、
前記第７の半導体領域に接する前記第２の電極と、
を含むダイオード領域と、
を備える半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記第６の半導体領域は、前記第１の方向に延び、前記第６の半導体領域と前記第１の面との間に、前記第５の半導体領域が設けられる、請求項１記載の半導体装置。
【請求項３】
前記第６の半導体領域は、前記第１のトレンチと前記第１の部分との間に設けられる、請求項１記載の半導体装置。
【請求項４】
前記トランジスタ領域は、
前記半導体層の中の前記第１の面の側に設けられ、隣り合う２つの前記第１のトレンチの間に設けられ、前記第１の方向に延び、前記第２の半導体領域、前記第３の半導体領域、前記第４の半導体領域、前記第５の半導体領域、及び前記第６の半導体領域に接する第２のトレンチと、
前記第２のトレンチの中に設けられた第１の導電層と、
前記第１の導電層と前記第３の半導体領域との間に設けられた第１の絶縁膜と、を更に含む、請求項１記載の半導体装置。
【請求項５】
前記第１の導電層は、前記第１の電極に電気的に接続される、請求項４記載の半導体装置。
【請求項６】
前記第４の半導体領域の前記第１の方向の幅は、前記第５の半導体領域の前記第１の方向の幅よりも小さい、請求項１記載の半導体装置。
【請求項７】
前記ダイオード領域は、前記半導体層の中に設けられ、前記第８の半導体領域と前記第１の面との間に設けられ、前記第８の半導体領域の第１導電形不純物濃度より第１導電形不純物濃度の高い第１導電形の第９の半導体領域を、更に含み、前記第１の電極は前記第９の半導体領域に接する、請求項１記載の半導体装置。
【請求項８】
前記トランジスタ領域は、前記第２の半導体領域と前記第３の半導体領域との間に設けられ、前記第２の半導体領域よりも第２導電形不純物濃度の高い、第２導電形の第１０の半導体領域を、更に含む、請求項１記載の半導体装置。
【請求項９】
前記ダイオード領域は、前記第２の半導体領域と前記第８の半導体領域との間に、前記第１０の半導体領域を、更に含む、請求項８記載の半導体装置。
【請求項１０】
前記ダイオード領域は、前記第８の半導体領域の第１導電形不純物濃度より第１導電形不純物濃度の高い第１導電形の第１１の半導体領域を、更に含み、
前記ダイオード領域の前記第１の電極は第２の部分を含み、前記第２の部分の側面は前記第８の半導体領域に接し、前記第２の部分の底面は前記第１１の半導体領域に接し、
前記第１１の半導体領域は、前記第８の半導体領域と前記第２の部分との間に設けられる、請求項１記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
電力用の半導体装置の一例として、ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）がある。ＩＧＢＴは、例えば、コレクタ電極上に、ｐ形のコレクタ領域、ｎ形のドリフト領域、ｐ形のベース領域が設けられる。そして、ｐ形のベース領域を貫通し、ｎ形のドリフト領域に達するトレンチ内に、ゲート絶縁膜を間に挟んでゲート電極が設けられる。さらに、ｐ形のベース領域表面のトレンチに隣接する領域に、エミッタ電極に接続されるｎ形のエミッタ領域が設けられる。
【０００３】
近年、ＩＧＢＴと還流ダイオード（ＦｒｅｅｗｈｅｅｌｉｎｇＤｉｏｄｅ）を同一の半導体チップに形成したＲｅｖｅｒｓｅ－ＣｏｎｄｕｃｔｉｎｇＩＧＢＴ（ＲＣ－ＩＧＢＴ）が広く開発及び製品化されている。ＲＣ－ＩＧＢＴは、例えば、インバータ回路のスイッチング素子として使用される。還流ダイオードはＩＧＢＴのオン電流と逆方向に電流を流す機能を有する。ＩＧＢＴと還流ダイオードを同一の半導体チップに形成することには、終端領域の共有化によるチップサイズの縮小や、発熱箇所の分散など、多くの利点がある。
【０００４】
ＲＣ－ＩＧＢＴでは、ＩＧＢＴの動作とダイオードの動作が干渉し、ＲＣ－ＩＧＢＴの素子特性が劣化するおそれがある。例えば、ダイオードのターンオフ動作時に、ダイオード領域との境界部のＩＧＢＴ領域から注入されていた正孔（ホール）が排出されないことで、ダイオードの逆回復電流が増加する場合がある。ダイオードの逆回復電流が増加すると、ダイオードのスイッチング損失が大きくなり、ＲＣ－ＩＧＢＴのスイッチング損失が大きくなる。
【先行技術文献】
【特許文献】
【０００５】
特許第５０３４４６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、ＩＧＢＴとダイオードを有するＲＣ－ＩＧＢＴを含み、スイッチング損失の低減を可能とする半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の半導体装置は、第１の面と、前記第１の面と対向する第２の面を有する半導体層と、前記半導体層の中に設けられた第１導電形の第１の半導体領域と、前記半導体層の中に設けられ、前記第１の半導体領域と前記第１の面との間に設けられた第２導電形の第２の半導体領域と、前記半導体層の中に設けられ、前記第２の半導体領域と前記第１の面との間に設けられた第１導電形の第３の半導体領域と、前記半導体層の中に設けられ、前記第３の半導体領域と前記第１の面との間に設けられ、前記第１の面に平行な第１の方向に交互に配置された第２導電形の第４の半導体領域及び第１導電形の第５の半導体領域と、前記第３の半導体領域と前記第４の半導体領域との間に設けられ、前記第３の半導体領域の第１導電形不純物濃度よりも第１導電形不純物濃度が高く、前記第５の半導体領域の第１導電形不純物濃度よりも第１導電形不純物濃度が低い第１導電形の第６の半導体領域と、前記半導体層の中の前記第１の面の側に設けられ、前記第１の方向に延び、前記第１の面に平行で前記第１の方向に垂直な第２の方向に繰り返し配置され、前記第２の半導体領域、前記第３の半導体領域、前記第４の半導体領域、及び前記第５の半導体領域に接し、前記第６の半導体領域と離隔する第１のトレンチと、前記第１のトレンチの中に設けられたゲート電極と、前記ゲート電極と前記第３の半導体領域との間に設けられたゲート絶縁膜と、前記半導体層に対し前記第１の面の側に設けられ、第１の部分を有し、前記第１の部分の底面は前記第３の半導体領域に接し、前記第１の部分の側面は前記第４の半導体領域、前記第５の半導体領域、及び前記第６の半導体領域に接する第１の電極と、前記半導体層に対し前記第２の面の側に設けられ、前記第１の半導体領域に接する第２の電極と、を含むトランジスタ領域と、前記半導体層と、前記第２の半導体領域と、前記半導体層の中に設けられ、前記第２の半導体領域と前記第２の面との間に設けられ、前記第２の半導体領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第７の半導体領域と、前記半導体層の中に設けられ、前記第２の半導体領域と前記第１の面との間に設けられた第１導電形の第８の半導体領域と、前記第８の半導体領域に電気的に接続された前記第１の電極と、前記第７の半導体領域に接する前記第２の電極と、を含むダイオード領域と、を備える。
【図面の簡単な説明】
【０００８】
第１の実施形態の半導体装置の模式図。
第１の実施形態の半導体装置の一部の模式断面図。
第１の実施形態の半導体装置の一部の模式上面図。
第１の実施形態の半導体装置の一部の模式断面図。
比較例の半導体装置の一部の模式断面図。
比較例の半導体装置の一部の模式上面図。
比較例の半導体装置の一部の模式断面図。
比較例の半導体装置の課題の説明図。
第１の実施形態の半導体装置の作用及び効果の説明図。
第１の実施形態の半導体装置の作用及び効果の説明図。
第１の実施形態の第１の変形例の半導体装置の一部の模式断面図。
第１の実施形態の第１の変形例の半導体装置の一部の模式上面図。
第１の実施形態の第１の変形例の半導体装置の一部の模式断面図。
第１の実施形態の第２の変形例の半導体装置の一部の模式断面図。
第１の実施形態の第２の変形例の半導体装置の一部の模式上面図。
第１の実施形態の第２の変形例の半導体装置の一部の模式断面図。
第２の実施形態の半導体装置の一部の模式断面図。
第２の実施形態の半導体装置の一部の模式上面図。
第２の実施形態の半導体装置の一部の模式断面図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
【００１０】
本明細書中、ｎ
＋
形、ｎ形、ｎ
－
形との表記がある場合、ｎ
＋
形、ｎ形、ｎ
－
形の順でｎ形不純物濃度が低くなっていることを意味する。また、ｐ
＋
形、ｐ形、ｐ
－
形の表記がある場合、ｐ
＋
形、ｐ形、ｐ
－
形の順で、ｐ形不純物濃度が低くなっていることを意味する。
（【００１１】以降は省略されています）

関連特許