特許ウォッチ

公開番号2025039356
公報種別公開特許公報(A)
公開日2025-03-21
出願番号2023146408
出願日2023-09-08
発明の名称比較回路およびハイブリッド型ADコンバータ
出願人ミツミ電機株式会社
代理人個人,個人
主分類H03K 5/08 20060101AFI20250313BHJP(基本電子回路)
要約【課題】信号対量子化雑音比(SQNR)の低下を抑制できるようにすること。
【解決手段】比較回路は、複数の容量によって出力電圧を生成する加算器と、加算器によって生成された出力電圧を用いた比較動作を行うコンパレータとを備え、コンパレータは、複数の容量の容量比によって、比較動作に用いられる基準電圧が決定づけられ、基準電圧が、信号対量子化雑音比が最大となる基準電圧となるように、複数の容量の容量比が設定されている。
【選択図】図4
特許請求の範囲【請求項１】
複数の容量によって出力電圧を生成する加算器と、
前記加算器によって生成された前記出力電圧を用いた比較動作を行うコンパレータと
を備え、
前記コンパレータは、
前記複数の容量の容量比によって、前記比較動作に用いられる基準電圧が決定づけられ、
前記基準電圧が、信号対量子化雑音比が最大となる基準電圧となるように、前記複数の容量の容量比が設定されている
ことを特徴とする比較回路。
続きを表示（約 2,400 文字）【請求項２】
前記コンパレータは、
前記基準電圧が第１の基準電圧と第２の基準電圧とに切り替え可能であり、
前記第１の基準電圧および前記第２の基準電圧が、いずれも前記信号対量子化雑音比が最大となる基準電圧となるように、前記複数の容量の容量比が設定されている
ことを特徴とする請求項１に記載の比較回路。
【請求項３】
前記複数の容量のうちの一の容量に入力される入力電圧を切り替える入力電圧切替スイッチを備え、
前記コンパレータは、
前記入力電圧切替スイッチによって前記一の容量に入力される前記入力電圧が切り替えられることにより、前記基準電圧が前記第１の基準電圧と前記第２の基準電圧とに切り替わる
ことを特徴とする請求項２に記載の比較回路。
【請求項４】
請求項３に記載の比較回路と、
前記比較回路の出力をＤＡ変換してフィードバックするＤＡコンバータと
を備え、
第１ステップでは、アナログ信号が入力され、インクリメンタルＡＤコンバータとして動作し、前記基準電圧が前記第１の基準電圧に切り替えられ、
第２ステップでは、アナログデジタル変換の過程で発生する量子化の残差の増幅と参照電圧との減算のサイクリック動作を行うサイクリックＡＤコンバータとして動作し、前記基準電圧が前記第２の基準電圧に切り替えられる
ことを特徴とするハイブリッド型ＡＤコンバータ。
【請求項５】
前記アナログ信号または前記量子化の残差の増幅と前記参照電圧との減算を入力する積分器を備え、
前記アナログ信号の入力係数または前記積分器のフィードバック係数をｂ
１
とし、
前記ＤＡコンバータのフィードバック係数をｃ
１
とした場合において、
前記比較回路は、
前記第１の基準電圧が前記信号対量子化雑音比が最大となるｃ
１
／ｂ
１
／２［Ｖ/Ｖ
ｒｅｆ
］となり、前記第２の基準電圧が前記信号対量子化雑音比が最大となるｃ
１
／ｂ
１
／４［Ｖ/Ｖ
ｒｅｆ
］となるように、前記複数の容量の容量比が設定されている
ことを特徴とする請求項４に記載のハイブリッド型ＡＤコンバータ。
【請求項６】
第１ステップでは、アナログ信号が入力され、デルタシグマ変調またはインクリメンタル動作を行うＡＤコンバータとして動作し、
第２ステップでは、変換の過程で発生する量子化の残差の増幅と参照電圧との減算のサイクリック動作を行うＡＤコンバータとして動作するハイブリッド型ＡＤコンバータであって、
前記デルタシグマ変調または前記インクリメンタル動作の出力および前記サイクリック動作の出力を基準電圧と比較することにより、量子化した量子化値を出力する量子化器を備え、
前記量子化器は、前記第１ステップと前記第２ステップとでそれぞれ信号対量子化雑音比が最大となるように基準電圧を切替可能な様に構成される
ことを特徴とするハイブリッド型ＡＤコンバータ。
【請求項７】
前記量子化器の出力をＤＡ変換してフィードバックするＤＡコンバータを備え、
前記アナログ信号の入力係数をｂ
１
とし、
前記ＤＡコンバータのフィードバック係数をｃ
１
とした場合において、
前記第１ステップでは、前記基準電圧が前記信号対量子化雑音比が最大となるｃ
１
／ｂ
１
／２［Ｖ/Ｖ
ｒｅｆ
］に比例するように設定されている
ことを特徴とする請求項６に記載のハイブリッド型ＡＤコンバータ。
【請求項８】
前記アナログ信号または前記量子化の残差の増幅と前記参照電圧との減算を入力する積分器と、
前記量子化器の出力をＤＡ変換してフィードバックするＤＡコンバータとを備え、
前記積分器のフィードバック係数をｂ
１
とし、
前記ＤＡコンバータのフィードバック係数をｃ
１
とした場合において、
前記第２ステップでは、前記基準電圧が前記信号対量子化雑音比が最大となるｃ
１
／ｂ
１
／４［Ｖ/Ｖ
ｒｅｆ
］に比例するように設定されている
ことを特徴とする請求項６に記載のハイブリッド型ＡＤコンバータ。
【請求項９】
前記量子化器は、
前記アナログ信号が入力される第１の経路上に設けられた第１の容量と、
参照電圧が入力される第２の経路上に設けられた第２の容量と、
アナログ信号またはアナログデジタル変換の過程で発生する量子化の残差の増幅と前記参照電圧との減算を積分器に入力し、前記積分器の出力信号が出力される第３の経路上に設けられた第３の容量と、を備え、
前記第１の容量と前記第２の容量と前記第３の容量との容量比により前記基準電圧が設定される
ことを特徴とする請求項７または８に記載のハイブリッド型ＡＤコンバータ。
【請求項１０】
前記第１の経路上と前記第３の経路上とに設けられたスイッチを備え、
前記第１ステップでは前記スイッチがオフされることで、前記基準電圧がｃ
１
／ｂ
１
／２［Ｖ/Ｖ
ｒｅｆ
］に比例するように設定されている
ことを特徴とする請求項９に記載のハイブリッド型ＡＤコンバータ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、比較回路およびハイブリッド型ＡＤコンバータに関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
下記特許文献１には、各ビットに対応する演算サイクルが上位ビットから下位ビットに向かって順に小さくなるように、入力されるマスタクロックに基づいて演算クロックを発生する演算クロック発生手段と、演算クロック発生手段によって発生された演算クロックを用いて、上位ビットから下位ビットに向かって順に比較演算を繰り返すＡ／Ｄ変換手段とを備えた巡回型Ａ／Ｄ変換器が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１１－１７１９７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ΔΣ型ＡＤコンバータ(Analog to Digital Converter)をＯＳＲ(Over Sampling Rate)毎にリセットするインクリメンタルＡＤコンバータと、インクリメンタルＡＤコンバータの残差を入力とするサイクリックＡＤコンバータとのいずれにも動作可能なハイブリッド型ＡＤコンバータが考案されている。
【０００５】
しかしながら、ハイブリッド型ＡＤコンバータにおいて、コンパレータの差動対を複数用意した加算機能付き量子化器を用いた場合、差動対のミスマッチによる加算誤差が生じ易くなり、信号対量子化雑音比（ＳＱＮＲ）が低下する虞がある。また、ハイブリッド型ＡＤコンバータにおいて、複数の抵抗の抵抗比によって量子化器の入力電圧を生成する構成を採用した場合、抵抗のミスマッチによる加算誤差が生じ易くなり、信号対量子化雑音比（ＳＱＮＲ）が低下する虞がある。
【課題を解決するための手段】
【０００６】
一実施形態に係る比較回路は、複数の容量によって出力電圧を生成する加算器と、加算器によって生成された出力電圧を用いた比較動作を行うコンパレータとを備え、コンパレータは、複数の容量の容量比によって、比較動作に用いられる基準電圧が決定づけられ、基準電圧が、信号対量子化雑音比が最大となる基準電圧となるように、複数の容量の容量比が設定されている。
【発明の効果】
【０００７】
一実施形態に係る比較回路によれば、信号対量子化雑音比（ＳＱＮＲ）の低下を抑制できる。
【図面の簡単な説明】
【０００８】
一実施形態に係るハイブリッド型ＡＤコンバータの構成の一例を示す図
一実施形態に係るハイブリッド型ＡＤコンバータの動作を説明するための図
一実施形態に係るハイブリッド型ＡＤコンバータの動作を説明するための図
一実施形態に係る比較回路の回路構成の第１例を示す図
一実施形態に係るハイブリッド型ＡＤコンバータにおける各制御信号の動作タイミングを示すタイミングチャート
一実施形態に係る比較回路における信号対量子化雑音比（ＳＱＮＲ）の一例を示す図
一実施形態に係る比較回路における信号対量子化雑音比（ＳＱＮＲ）の一例を示す図
一実施形態に係る比較回路の回路構成の第２例を示す図
一実施形態に係る比較回路の回路構成を示す図
一実施形態に係る比較回路の回路構成の変形例を示す図
【発明を実施するための形態】
【０００９】
以下、図面を参照して、一実施形態について説明する。
【００１０】
（ハイブリッド型ＡＤコンバータ１００の構成）
図１は、一実施形態に係るハイブリッド型ＡＤコンバータ１００の構成の一例を示す図である。図１に示すハイブリッド型ＡＤコンバータ１００は、アナログ信号（例えば、電流検出抵抗、センサ等の出力信号）をデジタル信号に変換できる。
（【００１１】以降は省略されています）

関連特許