TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2025042283
公報種別
公開特許公報(A)
公開日
2025-03-27
出願番号
2023149198
出願日
2023-09-14
発明の名称
スイッチング制御回路
出願人
富士電機株式会社
代理人
弁理士法人一色国際特許事務所
主分類
H03K
17/16 20060101AFI20250319BHJP(基本電子回路)
要約
【課題】負電圧ノイズによる駆動回路の誤動作を防止することが可能なスイッチング制御回路を提供する。
【解決手段】負荷を駆動する電源側の第1スイッチング素子及び接地側の第2スイッチング素子のスイッチングを制御するスイッチング制御回路であって、第1抵抗及び第1トランジスタを含む第1レベルシフト回路と、前記第1レベルシフト回路からの出力に基づいて前記第1スイッチング素子を駆動する駆動回路と、前記第1抵抗に並列接続された第1スイッチと、前記第1スイッチング素子の低電位側電極が負電圧になると、前記第1スイッチをオンにするオンオフ制御回路と、を備える、スイッチング制御回路。
【選択図】図15
特許請求の範囲
【請求項1】
負荷を駆動する電源側の第1スイッチング素子及び接地側の第2スイッチング素子のスイッチングを制御するスイッチング制御回路であって、
第1抵抗及び第1トランジスタを含む第1レベルシフト回路と、
前記第1レベルシフト回路からの出力に基づいて前記第1スイッチング素子を駆動する駆動回路と、
前記第1抵抗に並列接続された第1スイッチと、
前記第1スイッチング素子の低電位側電極が負電圧になると、前記第1スイッチをオンにするオンオフ制御回路と、を備える、
スイッチング制御回路。
続きを表示(約 1,300 文字)
【請求項2】
請求項1に記載のスイッチング制御回路であって、
第2抵抗及び第2トランジスタを含む第2レベルシフト回路を更に備え、
前記第1レベルシフト回路は、前記第1スイッチング素子をオフからオンに切り替えるためのセット信号を出力し、
前記第2レベルシフト回路は、前記第1スイッチング素子をオンからオフに切り替えるためのリセット信号を出力し、
前記駆動回路は、前記セット信号及び前記リセット信号に基づいて前記第1スイッチング素子を駆動する、
スイッチング制御回路。
【請求項3】
請求項2に記載のスイッチング制御回路であって、
前記第2抵抗に並列接続された第2スイッチを更に備え、
前記オンオフ制御回路は、
前記低電位側電極が負電圧になると、前記第2スイッチをオンにする、
スイッチング制御回路。
【請求項4】
請求項3に記載のスイッチング制御回路であって、
前記第1及び第2トランジスタは、nチャネルMOSトランジスタであり、
前記第1及び第2スイッチは、pチャネルMOSトランジスタである、
スイッチング制御回路。
【請求項5】
請求項1に記載のスイッチング制御回路であって、
前記第1レベルシフト回路を制御する制御回路を更に備え、
前記駆動回路は、
基体のハイサイド領域に形成され、
前記制御回路は、
前記ハイサイド領域の周囲に設けられた高耐圧接合終端領域によって前記ハイサイド領域と電気的に分離された基準電位領域に形成される、
スイッチング制御回路。
【請求項6】
請求項1に記載のスイッチング制御回路であって、
前記オンオフ制御回路は、
前記低電位側電極が負電圧のときに電流を流すダイオード素子と、
前記ダイオード素子を流れる電流に基づいて、所定の期間に亘って前記第1スイッチをオンにする信号を出力する信号出力回路と、を含む、
スイッチング制御回路。
【請求項7】
請求項6に記載のスイッチング制御回路であって、
前記ダイオード素子は、ダイオード接続された第3トランジスタであり、
前記第1及び第3トランジスタは、チャネル方向が共通する複数のトランジスタで構成され、
前記複数のトランジスタは、前記第1及び第3トランジスタのそれぞれを構成する前記トランジスタが、前記チャネル方向に対して垂直な方向に交互に配置される、
スイッチング制御回路。
【請求項8】
請求項7に記載のスイッチング制御回路であって、
前記第1レベルシフト回路を制御する制御回路を更に備え、
前記駆動回路は、
基体のハイサイド領域に形成され、
前記制御回路は、
前記ハイサイド領域の周囲に設けられた高耐圧接合終端領域によって前記ハイサイド領域と電気的に分離された基準電位領域に形成され、
前記複数のトランジスタは、前記高耐圧接合終端領域に形成される、
スイッチング制御回路。
発明の詳細な説明
【技術分野】
【0001】
本発明は、スイッチング制御回路に関する。
続きを表示(約 1,100 文字)
【背景技術】
【0002】
電力変換用のブリッジ回路では、上アーム及び下アームのそれぞれのスイッチング素子が、スイッチング制御回路の制御によって動作することで電力変換を行う(例えば、特許文献1)。
【0003】
スイッチング制御回路は、上アーム及び下アームのスイッチング素子を駆動する駆動回路と、駆動回路を制御する制御回路と、制御回路及び駆動回路の間で信号伝達を行うレベルシフト回路とを備える。
【先行技術文献】
【特許文献】
【0004】
特許第4620437号
【発明の概要】
【発明が解決しようとする課題】
【0005】
スイッチング制御回路において、下アームのスイッチング素子は接地電圧を基準に動作し、上アームのスイッチング素子は、下アームのスイッチング素子のオンオフに応じて変動するVS電位を基準に動作する。
【0006】
そのため、レベルシフト回路は、接地電位を基準とした上アームのスイッチング素子に対する入力信号を、VS電位基準の信号にレベルシフトして駆動回路に出力する。
【0007】
レベルシフト回路は、例えば、フローティング電源電位VBに接続された抵抗と、抵抗及び接地の間に設けられたnチャネルMOSFETとを含む。nチャネルMOSFETがオンすることにより、nチャネルMOSFET及び抵抗の接続ノードの電位は、フローティング電源電位VBよりも、抵抗とnチャネルMOSFETのオン電流の積で決まる一定の電圧だけ低い電位となり、nチャネルMOSFETがオフすると、接続ノードの電位は、フローティング電源電位VBとなる。これにより、接地電位を基準とした入力信号が、VS電位基準の信号にレベルシフトされる。
【0008】
ところで、上アームのスイッチング素子がオンからオフに切り替わると、上アームのスイッチング素子と、下アームのスイッチング素子とが接続されたノードのVS電位が接地電位よりも低くなる、所謂負電圧ノイズが発生する場合がある。
【0009】
負電圧ノイズが発生すると、レベルシフト回路の抵抗に意図しない電流が流れてしまい、接続ノードの電圧が変動してしまう場合がある。このような意図しない電流が流れると、制御回路及び駆動回路の間の信号伝達に不具合が発生し、駆動回路の誤動作が発生する場合がある。
【0010】
本発明はこのような課題を鑑みてなされたものであり、負電圧ノイズによる駆動回路の誤動作を防止することが可能なスイッチング制御回路を提供することを目的とする。
【課題を解決するための手段】
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
富士電機株式会社
変圧器
12日前
富士電機株式会社
回転機
14日前
富士電機株式会社
駆動回路
10日前
富士電機株式会社
半導体装置
4日前
富士電機株式会社
電磁接触器
10日前
富士電機株式会社
半導体装置
25日前
富士電機株式会社
自動販売機
19日前
富士電機株式会社
半導体装置
13日前
富士電機株式会社
回路遮断器
5日前
富士電機株式会社
半導体装置
11日前
富士電機株式会社
半導体装置
11日前
富士電機株式会社
半導体装置
12日前
富士電機株式会社
電力変換装置
5日前
富士電機株式会社
振動抑制回路
13日前
富士電機株式会社
電力ユニット
10日前
富士電機株式会社
電力変換装置
5日前
富士電機株式会社
電力変換装置
5日前
富士電機株式会社
電力変換装置
5日前
富士電機株式会社
商品収納装置
17日前
富士電機株式会社
電力変換装置
5日前
富士電機株式会社
管理システム
24日前
富士電機株式会社
飲料供給装置
11日前
富士電機株式会社
料理提供装置
25日前
富士電機株式会社
放射線検出器
5日前
富士電機株式会社
金銭処理装置
25日前
富士電機株式会社
電源システム
10日前
富士電機株式会社
食事管理システム
24日前
富士電機株式会社
半導体モジュール
10日前
富士電機株式会社
スイッチング制御回路
11日前
富士電機株式会社
給電システム、制御方法
25日前
富士電機株式会社
半導体装置及び製造方法
26日前
富士電機株式会社
アキシャルギャップモータ
11日前
富士電機株式会社
制御回路及び半導体モジュール
12日前
富士電機株式会社
駆動回路、制御装置及び駆動方法
19日前
富士電機株式会社
ワイドバンドギャップ半導体装置
10日前
富士電機株式会社
コンデンサ回路および電力変換装置
14日前
続きを見る
他の特許を見る