特許ウォッチ

公開番号2025063783
公報種別公開特許公報(A)
公開日2025-04-16
出願番号2023173267
出願日2023-10-04
発明の名称炭化珪素半導体装置
出願人富士電機株式会社
代理人弁理士法人酒井総合特許事務所
主分類H10D 30/66 20250101AFI20250409BHJP()
要約【課題】FinFET構造の単位セルを配置したトレンチゲート構造の炭化珪素半導体装置であって、オン抵抗を低減させることができる炭化珪素半導体装置を提供すること。
【解決手段】ドリフト層2は、n型カラム領域41およびp型カラム領域42からなる並列pn層43によるSJ構造である。ゲートトレンチ6の底面に対向して、電界緩和用の第1p⁺型領域31が設けられている。n型カラム領域41の短手方向の幅Wn1は、第1p⁺型領域31のゲートトレンチ6の直下の部分の第2方向Yの幅w21よりも広い。p型カラム領域42の短手方向の幅Wp1は、第1p⁺型領域31のゲートトレンチ6の直下の部分の第2方向Yの幅w21よりも狭く、後述するFin幅w11よりも広い。p型カラム領域42は、第2方向Yに互いに隣り合う複数のゲートトレンチ6の1つ置きに、ゲートトレンチ6の直下に配置され、深さ方向Zに第1p⁺型領域31に隣接する。
【選択図】図3
特許請求の範囲【請求項１】
炭化珪素からなる半導体基体の内部に設けられた、第１導電型領域と第２導電型領域とを交互に繰り返し配置した並列ｐｎ層と、
前記半導体基体の第１主面と前記並列ｐｎ層との間に設けられた第２導電型の第１半導体領域と、
前記半導体基体の第１主面と前記第１半導体領域との間に選択的に設けられた第１導電型の第２半導体領域と、
前記半導体基体の第１主面と前記第１半導体領域との間に選択的に設けられた、前記第１半導体領域よりも不純物濃度の高い第２導電型の第３半導体領域と、
深さ方向に前記第３半導体領域、前記第２半導体領域および前記第１半導体領域を貫通するゲートトレンチと、
前記第１半導体領域と前記並列ｐｎ層との間において、前記ゲートトレンチの底面に対向する位置に、前記並列ｐｎ層に接して選択的に設けられた、前記第１半導体領域よりも不純物濃度の高い第２導電型の第１高濃度領域と、
前記ゲートトレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
前記第３半導体領域、前記第２半導体領域、前記第１半導体領域および前記第１高濃度領域に電気的に接続された第１電極と、
前記半導体基体の第２主面に設けられた第２電極と、
を備え、
互いに隣り合う前記ゲートトレンチ間の前記第１半導体領域の全域に両側面から前記ゲートトレンチで挟み込む１つのチャネルが形成されるダブルゲート構造であり、
前記第１導電型領域の幅は、前記第１高濃度領域の幅より広く、
前記第２導電型領域の幅は、前記第１高濃度領域の幅より狭く、かつ互いに隣り合う前記ゲートトレンチ間の幅よりも広いことを特徴とする炭化珪素半導体装置。
続きを表示（約 1,400 文字）【請求項２】
前記ゲートトレンチは、前記半導体基体の第１主面に平行な第１方向に直線状に延在し、前記半導体基体の第１主面に平行でかつ前記第１方向と直交する第２方向に互いに隣り合うストライプ状に複数配置され、
前記第１導電型領域と前記第２導電型領域とは前記第２方向に交互に繰り返し配置され、前記第１方向に直線状に延在することを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第２導電型領域は、前記第２方向に互いに隣り合う複数の前記ゲートトレンチの１つ置きに、前記ゲートトレンチの底面に対向することを特徴とする請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記ゲートトレンチは、前記半導体基体の第１主面に平行な第１方向に直線状に延在し、前記半導体基体の第１主面に平行でかつ前記第１方向と直交する第２方向に互いに隣り合うストライプ状に複数配置され、
前記第１導電型領域と前記第２導電型領域とは、前記第１方向に交互に繰り返し配置され、前記第２方向に直線状に延在することを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項５】
前記第２半導体領域と前記第３半導体領域とは前記第１方向に交互に繰り返し配置され、
互いに隣り合う前記ゲートトレンチの各底面にそれぞれ対向する前記第１高濃度領域同士は、深さ方向に前記第３半導体領域に対向する位置で部分的に連結され、
前記第２導電型領域は、深さ方向に前記第１高濃度領域同士の連結部に隣接して前記第２方向に直線状に延在することを特徴とする請求項４に記載の炭化珪素半導体装置。
【請求項６】
前記第２半導体領域と前記第３半導体領域とは前記第１方向に交互に繰り返し配置され、
互いに隣り合う前記ゲートトレンチの各底面にそれぞれ対向する前記第１高濃度領域同士は、深さ方向に前記第２半導体領域に対向する位置で部分的に連結され、
前記第２導電型領域は、深さ方向に前記第１高濃度領域同士の連結部に隣接して前記第２方向に直線状に延在することを特徴とする請求項４に記載の炭化珪素半導体装置。
【請求項７】
前記並列ｐｎ層の厚さは、２μｍ以上であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項８】
前記並列ｐｎ層の厚さは、前記第１高濃度領域の厚さの４倍以上であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項９】
前記第１半導体領域と前記並列ｐｎ層との間に、前記第１半導体領域および前記第１高濃度領域に接して設けられた、前記第１導電型領域の不純物濃度以上の不純物濃度を有する第１導電型の第４半導体領域を備え、
前記第４半導体領域は、前記第２電極側に前記第１高濃度領域と同じ深さ位置で終端することを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項１０】
互いに隣り合う前記ゲートトレンチの各底面にそれぞれ対向する前記第１高濃度領域同士は、互いに隣り合う前記ゲートトレンチ間で部分的に連結され、
互いに隣り合う前記ゲートトレンチ間において前記第１半導体領域と前記第１高濃度領域同士の連結部との間に、前記第１半導体領域および前記連結部に接して選択的に設けられた、前記第２半導体領域よりも不純物濃度の高い第２導電型の第２高濃度領域を備えることを特徴とする請求項１に記載の炭化珪素半導体装置。

発明の詳細な説明【技術分野】
【０００１】
この開示は、炭化珪素半導体装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
下記非特許文献１および下記特許文献１には、ＦｉｎＦＥＴ（フィンＦＥＴ）構造の単位セル（素子の機能単位）を配置したトレンチゲート構造の縦型ＳｉＣ－ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）について記載されている。下記特許文献２，３には、ドリフト層の少なくとも一部をｎ型領域とｐ型領域とを交互に繰り返し配置してなる超接合（ＳＪ）構造とすることでオン抵抗を低減させることが記載されている。
【先行技術文献】
【特許文献】
【０００３】
特許第６６３１６３２号公報
特開２０２０－０９６０８６号公報
特開２０１９－０１６７７５号公報
【非特許文献】
【０００４】
F.Udrea et al., "Experimental demonstration, challenges, and prospects of the vertical SiC FinFET", 2022 IEEE 34th ISPSD, May 2022
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記非特許文献１および上記特許文献１では、高耐圧クラスになるほど、オン抵抗の他の抵抗成分であるドリフト抵抗が支配的となり、Ｆｉｎ幅（互いに隣り合うゲートトレンチ間の幅）を狭くしてもオン抵抗が低くなりにくい。この問題が耐圧１ｋＶクラス以上（特に耐圧３．３ｋＶクラス）で顕著になることが上記非特許文献１に開示されている。
【０００６】
この開示は、ＦｉｎＦＥＴ構造の単位セルを配置したトレンチゲート構造の炭化珪素半導体装置であって、オン抵抗を低減させることができる炭化珪素半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この開示の一態様にかかる炭化珪素半導体装置は、以下の通りである。炭化珪素からなる半導体基体の内部に、第１導電型領域と第２導電型領域とを交互に繰り返し配置した並列ｐｎ層が設けられている。前記半導体基体の第１主面と前記並列ｐｎ層との間に、第２導電型の第１半導体領域が設けられている。前記半導体基体の第１主面と前記第１半導体領域との間に、第１導電型の第２半導体領域が選択的に設けられている。前記半導体基体の第１主面と前記第１半導体領域との間に、第２導電型の第３半導体領域が選択的に設けられている。前記第３半導体領域は、前記第１半導体領域よりも不純物濃度が高い。ゲートトレンチは、深さ方向に前記第３半導体領域、前記第２半導体領域および前記第１半導体領域を貫通する。
【０００８】
前記第１半導体領域と前記並列ｐｎ層との間において、前記ゲートトレンチの底面に対向する位置に、前記並列ｐｎ層に接して、第２導電型の第１高濃度領域が選択的に設けられている。前記第１高濃度領域は、前記第１半導体領域よりも不純物濃度が高い。前記ゲートトレンチの内部に、ゲート絶縁膜を介してゲート電極が設けられている。第１電極は、前記第３半導体領域、前記第２半導体領域、前記第１半導体領域および前記第１高濃度領域に電気的に接続されている。第２電極は、前記半導体基体の第２主面に設けられている。互いに隣り合う前記ゲートトレンチ間の前記第１半導体領域の全域に両側面から前記ゲートトレンチで挟み込む１つのチャネルが形成されるダブルゲート構造である。前記第１導電型領域の幅は、前記第１高濃度領域の幅より広い。前記第２導電型領域の幅は、前記第１高濃度領域の幅より狭く、かつ互いに隣り合う前記ゲートトレンチ間の幅よりも広い。
【発明の効果】
【０００９】
本開示にかかる炭化珪素半導体装置によれば、ＦｉｎＦＥＴ構造の単位セルを配置したトレンチゲート構造の炭化珪素半導体装置であって、オン抵抗を低減させることができるという効果を奏する。
【図面の簡単な説明】
【００１０】
実施の形態１にかかる炭化珪素半導体装置を半導体基体のおもて面側から見たレイアウトを示す平面図である。
図１の切断線Ａ－Ａ’における断面構造を示す断面図である。
図１の切断線Ｂ－Ｂ’における断面構造を示す断面図である。
実施の形態２にかかる半炭化珪素導体装置の構造を示す断面図である。
実施の形態２にかかる半炭化珪素導体装置の構造を示す断面図である。
実施の形態２にかかる半炭化珪素導体装置の構造を示す断面図である。
実施の形態３にかかる半炭化珪素導体装置の構造を示す断面図である。
実施の形態３にかかる半炭化珪素導体装置の構造を示す断面図である。
実施の形態３にかかる半炭化珪素導体装置の構造を示す断面図である。
比較例の構造を示す断面図である。
比較例のオン抵抗特性を検証した結果を示す特性図である。
参考例の炭化珪素半導体装置を半導体基体のおもて面側から見たレイアウトを示す平面図である。
図１２の切断線ＡＡ－ＡＡ’における断面構造を示す断面図である。
図１２の切断線ＢＢ－ＢＢ’における断面構造を示す断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許