特許ウォッチ

公開番号2025097104
公報種別公開特許公報(A)
公開日2025-06-30
出願番号2023213197
出願日2023-12-18
発明の名称劣化診断システム、劣化診断方法及び電力変換装置
出願人富士電機株式会社
代理人個人,個人
主分類H02M 1/08 20060101AFI20250623BHJP(電力の発電,変換,配電)
要約【課題】半導体素子の劣化を診断する劣化診断システム及び電力変換装置を提供する。
【解決手段】劣化診断システム101は、ゲートGと、ソース又はエミッタである第1主端子Sと、ドレイン又はコレクタである第2主端子Dとを有する半導体素子1と、プッシュプル回路10、プッシュプル回路内に又はプッシュプル回路とゲートとの間に設けられるゲート抵抗21及びゲート抵抗に並列に接続されるコンデンサ31を有するゲート駆動回路と、コンデンサ31の両端に発生するコンデンサ電圧Vcを用いて半導体素子1の劣化を診断する劣化診断装置40と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
ゲートと、ソース又はエミッタである第１主端子と、ドレイン又はコレクタである第２主端子とを有する半導体素子と、
プッシュプル回路と、
前記プッシュプル回路内に又は前記プッシュプル回路と前記ゲートとの間に設けられるゲート抵抗と、
前記ゲート抵抗に並列に接続されるコンデンサと、
前記コンデンサの両端に発生するコンデンサ電圧を用いて前記半導体素子の劣化を診断する劣化診断装置と、を備える、劣化診断システム。
続きを表示（約 780 文字）【請求項２】
前記劣化診断装置は、前記コンデンサ電圧が前記ゲートと前記第１主端子との間の電圧と等しくなるときの電圧値を用いて、前記半導体素子の劣化を診断する、請求項１に記載の劣化診断システム。
【請求項３】
前記電圧値は、前記コンデンサ電圧の最大値である、請求項２に記載の劣化診断システム。
【請求項４】
前記コンデンサ電圧の一定期間における最大値をホールドするピークホールド部を有し、
前記電圧値は、前記ピークホールド部によりホールドされた最大値である、請求項３に記載の劣化診断システム。
【請求項５】
前記ピークホールド部は、前記半導体素子の動作サイクルに応じて前記最大値をサンプリングする、請求項４に記載の劣化診断システム。
【請求項６】
前記動作サイクルは、前記半導体素子の出力電圧又は出力電流のゼロクロス周期である、請求項５に記載の劣化診断システム。
【請求項７】
前記動作サイクルは、前記半導体素子のキャリア周期である、請求項５に記載の劣化診断システム。
【請求項８】
前記劣化診断装置は、前記コンデンサ電圧と前記半導体素子の情報を用いて、前記半導体素子の劣化を診断する、請求項１から７のいずれか一項に記載の劣化診断システム。
【請求項９】
前記劣化診断装置は、前記半導体素子の情報が所定の条件を満たす場合、前記半導体素子の劣化を診断する、請求項８に記載の劣化診断システム。
【請求項１０】
前記劣化診断装置は、前記コンデンサ電圧を、前記半導体素子の情報に応じて設定される閾値と比較することにより、前記半導体素子の劣化を診断する、請求項８に記載の劣化診断システム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、劣化診断システム、劣化診断方法及び電力変換装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
パワー半導体のゲートにソース電位より低い電圧を印加する時間を制御することにより、パワー半導体の劣化を抑制するゲート駆動方法が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０１８－１３３８９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の技術では、半導体素子の劣化を診断することができない。
【０００５】
本開示は、半導体素子の劣化を診断可能な劣化診断システム、劣化診断方法及び電力変換装置を提供する。
【課題を解決するための手段】
【０００６】
本開示は、一態様として、
ゲートと、ソース又はエミッタである第１主端子と、ドレイン又はコレクタである第２主端子とを有する半導体素子と、
プッシュプル回路と、
前記プッシュプル回路内に又は前記プッシュプル回路と前記ゲートとの間に設けられたゲート抵抗と、
前記ゲート抵抗に並列に接続されたコンデンサと、
前記コンデンサの両端に発生するコンデンサ電圧を用いて前記半導体素子の劣化を診断する劣化診断装置と、を備える、劣化診断システムを提供する。
【０００７】
本開示は、他の一態様として、
プッシュプル回路内に又は前記プッシュプル回路と半導体素子のゲートとの間に設けられるゲート抵抗に並列に接続されるコンデンサの両端に発生するコンデンサ電圧を用いて前記半導体素子の劣化を診断する、劣化診断方法を提供する。
【０００８】
本開示は、他の一態様として、
ゲートと、ソース又はエミッタである第１主端子と、ドレイン又はコレクタである第２主端子とを有する半導体素子と、
プッシュプル回路と、
前記プッシュプル回路内に又は前記プッシュプル回路と前記ゲートとの間に設けられるゲート抵抗と、
前記ゲート抵抗に並列に接続されるコンデンサと、
前記コンデンサの両端に発生するコンデンサ電圧を用いて前記半導体素子の劣化を診断する劣化診断装置と、
前記半導体素子の動作サイクルに応じて、前記コンデンサ電圧の一定期間における最大値をホールドするピークホールド部と、を備える、電力変換装置を提供する。
【発明の効果】
【０００９】
本開示によれば、半導体素子の劣化を診断できる。
【図面の簡単な説明】
【００１０】
第１実施形態に係る劣化診断システムの一構成例を示す図である。
半導体素子の劣化を説明するための図である。
半導体素子の劣化診断方法を説明するための図である。
半導体素子の劣化診断方法を説明するための図である。
第２実施形態に係る劣化診断システムの一構成例を示す図である。
半導体素子の動作サイクルに応じてコンデンサ電圧の一定期間における最大値をサンプリングする方法の第１例を説明するためのタイミングチャートである。
半導体素子の動作サイクルに応じてコンデンサ電圧の一定期間における最大値をサンプリングする方法の第２例を説明するためのタイミングチャートである。
半導体素子の動作サイクルに応じてコンデンサ電圧の一定期間における最大値をサンプリングする方法の第３例を説明するためのタイミングチャートである。
第３実施形態に係る劣化診断システムの一構成例を示す図である。
第４実施形態に係る劣化診断システムの一構成例を示す図である。
第５実施形態に係る劣化診断システムの一構成例を示す図である。
第６実施形態に係る劣化診断システムの一構成例を示す図である。
本実施形態に係る劣化診断システムの電力変換装置への適用の第１例を示す図である。
本実施形態に係る劣化診断システムの電力変換装置への適用の第２例を示す図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許