TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2025081122
公報種別
公開特許公報(A)
公開日
2025-05-27
出願番号
2023194676
出願日
2023-11-15
発明の名称
半導体装置
出願人
富士電機株式会社
代理人
個人
主分類
H10D
30/66 20250101AFI20250520BHJP()
要約
【課題】ソースリング部への電流集中を抑制し積層欠陥の成長を抑えることができる半導体装置を提供する。
【解決手段】半導体装置は、第1導電型の半導体基板1上に、主電流が流れる活性領域40と、活性領域40の周囲を囲む終端領域42と、活性領域40と終端領域40との間の中間領域41と、を備える。活性領域40の半導体基板1のおもて面側に、第2導電型の第1半導体領域8に接続されたおもて面電極12を有し、中間領域41におもて面電極12と電気的に接続され、正孔電流を引き抜くための第2導電型の第2半導体領域6に接続されたソースリング25を有し、活性領域40のおもて面電極12と第1半導体領域8とのコンタクトはオーミックコンタクトであり、中間領域40のソースリング25と第2半導体領域6とのコンタクトはショットキー接合である。
【選択図】図2
特許請求の範囲
【請求項1】
第1導電型の半導体基板上に、主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、前記活性領域と前記終端領域との間の中間領域と、を備え、
前記活性領域の前記半導体基板のおもて面側に、第2導電型の第1半導体領域に接続されたおもて面電極を有し、
前記中間領域に前記おもて面電極と電気的に接続され、正孔電流を引き抜くための第2導電型の第2半導体領域に接続されたソースリングを有し、
前記活性領域の前記おもて面電極と前記第1半導体領域とのコンタクトはオーミックコンタクトであり、
前記中間領域の前記ソースリングと前記第2半導体領域とのコンタクトはショットキー接合であることを特徴とする半導体装置。
続きを表示(約 1,200 文字)
【請求項2】
前記中間領域の前記ソースリングと前記第2半導体領域とのコンタクトは、前記第2半導体領域に対し価電子帯側に大きなバンドオフセットを持つ半導体によるヘテロ接合であることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記第2半導体領域に対し価電子帯側に大きなバンドオフセットを持つ前記半導体は、シリコンであることを特徴とする請求項2に記載の半導体装置。
【請求項4】
第1導電型の半導体基板上に、主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、前記活性領域と前記終端領域との間の中間領域と、を備え、
前記活性領域の前記半導体基板のおもて面側に、第2導電型の第1半導体領域に接続されたおもて面電極を有し、
前記中間領域に前記おもて面電極と電気的に接続され、正孔電流を引き抜くための第2導電型の第2半導体領域に接続されたソースリングを有し、
前記おもて面電極と前記ソースリングとの間に、前記ソースリングから前記おもて面電極に流れる電流は許容し、反対方向に流れる電流は阻止するダイオードが設けられていることを特徴とする半導体装置。
【請求項5】
前記ダイオードは、前記半導体基板上に絶縁層を介して形成されたポリシリコン層により形成されることを特徴とする請求項4に記載の半導体装置。
【請求項6】
前記ダイオードの代わりに、前記おもて面電極と前記ソースリングとの間に抵抗が設けられていることを特徴とする請求項4に記載の半導体装置。
【請求項7】
前記抵抗は、前記半導体基板上に絶縁層を介して形成されたポリシリコン層により形成されることを特徴とする請求項6に記載の半導体装置。
【請求項8】
第1導電型の半導体基板上に、主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、前記活性領域と前記終端領域との間の中間領域と、を備え、
前記活性領域の前記半導体基板のおもて面側に、第2導電型の第1半導体領域に接続されたおもて面電極を有し、
前記中間領域に前記おもて面電極と電気的に接続され、正孔電流を引き抜くための第2導電型の第2半導体領域に接続されたソースリングを有し、
前記ソースリングと前記第2半導体領域とのコンタクト抵抗が、前記活性領域の前記おもて面電極と前記第1半導体領域とのコンタクト抵抗より大きいことを特徴とする半導体装置。
【請求項9】
前記ソースリングと前記第2半導体領域とがオーミックコンタクトする領域の平均面積が、前記活性領域の前記おもて面電極と前記第1半導体領域とがオーミックコンタクトする領域の平均面積よりも小さいことを特徴とする請求項8に記載の半導体装置。
【請求項10】
前記活性領域の前記第1半導体領域は、前記中間領域の前記第2半導体領域よりも不純物濃度が高いことを特徴とする請求項8に記載の半導体装置。
(【請求項11】以降は省略されています)
発明の詳細な説明
【技術分野】
【0001】
この開示は、半導体装置に関する。
続きを表示(約 3,400 文字)
【背景技術】
【0002】
従来、活性領域周辺の正孔電流を引き抜くため、活性領域と耐圧構造などの非活性領域との間のp型領域に、ソース電位に接続されたソースリング部を設けている半導体装置が公知である(例えば、下記特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
特開2021-44274号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
従来の半導体装置では、MOSFETの寄生ダイオードを還流ダイオードとして使用する場合、ソースリング部に電流が集中し正孔密度が増加するため、ソースリング部直下を起点とした積層欠陥の成長によるオン電圧の上昇が発生しやすいという課題があった。この開示は、ソースリング部への電流集中を抑制し積層欠陥の成長を抑えることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0005】
上述した課題を解決し、本開示の目的を達成するため、この開示にかかる半導体装置は、次の特徴を有する。半導体装置は、第1導電型の半導体基板上に、主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、前記活性領域と前記終端領域との間の中間領域と、を備える。前記活性領域の前記半導体基板のおもて面側に、第2導電型の第1半導体領域に接続されたおもて面電極を有し、前記中間領域に前記おもて面電極と電気的に接続され、正孔電流を引き抜くための第2導電型の第2半導体領域に接続されたソースリングを有する。前記活性領域の前記おもて面電極と前記第1半導体領域とのコンタクトはオーミックコンタクトであり、前記中間領域の前記ソースリングと前記第2半導体領域とのコンタクトはショットキー接合であることを特徴とする。
【0006】
上述した開示によれば、ソースリングとp型ベース層(第2導電型の第2半導体領域)とのコンタクトをショットキー接合とすることで、dV/dt印加時には、ソースリングにおいてp型ベース層から十分に正孔を引き抜くことを可能とするとともに、MOSFETの寄生ダイオードが順方向バイアスされる状態ではソースリングから正孔が注入されることを防止する。このため、dV/dt耐量を確保しつつソースリングへの電流集中を抑制し積層欠陥の成長を抑えることができる。
【発明の効果】
【0007】
本開示にかかる半導体装置によれば、ソースリング部への電流集中を抑制し積層欠陥の成長を抑えることができるという効果を奏する。
【図面の簡単な説明】
【0008】
実施の形態1にかかる炭化珪素半導体装置の構造を示す上面図である。
実施の形態1にかかる炭化珪素半導体装置の構造を示す図1のX-X’断面図である。
実施の形態1にかかる炭化珪素半導体装置の構造を示す図1のY-Y’断面図である。
実施の形態1にかかる炭化珪素半導体装置のソースリングの第1構造を示す断面図である。
実施の形態1にかかる炭化珪素半導体装置のソースリングの第1構造での順方向バイアス時(ドレイン正)のバンド図である。
実施の形態1にかかる炭化珪素半導体装置のソースリングの第1構造での熱平衡時(ドレイン0V)のバンド図である。
実施の形態1にかかる炭化珪素半導体装置のソースリングの第1構造での逆方向バイアス時(ドレイン負)のバンド図である。
実施の形態1にかかる炭化珪素半導体装置のソースリングの第2構造を示す断面図である。
実施の形態1にかかる炭化珪素半導体装置のソースリングの第2構造(n
+
型)での順方向バイアス時(ドレイン正)のバンド図である。
実施の形態1にかかる炭化珪素半導体装置のソースリングの第2構造(n
+
型)での熱平衡時(ドレイン0V)のバンド図である。
実施の形態1にかかる炭化珪素半導体装置のソースリングの第2構造(n
+
型)での逆方向バイアス時(ドレイン負)のバンド図である。
実施の形態1にかかる炭化珪素半導体装置のソースリングの第2構造(p
+
型)での順方向バイアス時(ドレイン正)のバンド図である。
実施の形態1にかかる炭化珪素半導体装置のソースリングの第2構造(p
+
型)での熱平衡時(ドレイン0V)のバンド図である。
実施の形態1にかかる炭化珪素半導体装置のソースリングの第2構造(p
+
型)での逆方向バイアス時(ドレイン負)のバンド図である。
実施の形態2にかかる炭化珪素半導体装置の構造を示す上面図である。
実施の形態2にかかる炭化珪素半導体装置のソースリングの第1構造を示す図15のY-Y’断面図である。
実施の形態2にかかる炭化珪素半導体装置のソースリングの第1構造を示す領域Sの上面図である。
実施の形態2にかかる炭化珪素半導体装置のソースリングの第2構造を示す図15のY-Y’断面図である。
実施の形態2にかかる炭化珪素半導体装置のソースリングの第2構造を示す領域Sの上面図である。
実施の形態3にかかる炭化珪素半導体装置のソースリングの第1構造を示す断面図である。
実施の形態3にかかる炭化珪素半導体装置のソースリングの第2構造を示す断面図である。
実施の形態3にかかる炭化珪素半導体装置のソースリングの第1構造および第2構造を示す上面図である。
実施の形態4にかかる炭化珪素半導体装置のソースリングの第1構造を示す断面図である。
実施の形態4にかかる炭化珪素半導体装置のソースリングの第2構造を示す断面図である。
実施の形態4にかかる炭化珪素半導体装置のソースリングの第2構造を示す上面図である。
実施例の炭化珪素半導体装置の構造を示す上面図である。
既存の炭化珪素半導体装置の逆導通(寄生ダイオード通電)時Y-Y’部に沿った表面からの発光強度分布を示すグラフである。
実施の形態3にかかる炭化珪素半導体装置のソースリングの第1構造での逆導通(寄生ダイオード通電)時Y-Y’部に沿った表面からの発光強度分布を示すグラフである。
従来の炭化珪素半導体装置のソースリング部の構造を示す断面図である。
従来の炭化珪素半導体装置のソースリングでのバンド図である。
【発明を実施するための形態】
【0009】
<本開示の実施形態の概要>
上述した課題を解決し、本開示の目的を達成するため、この開示にかかる半導体装置は、次の特徴を有する。半導体装置は、第1導電型の半導体基板上に、主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、前記活性領域と前記終端領域との間の中間領域と、を備える。前記活性領域の前記半導体基板のおもて面側に、第2導電型の第1半導体領域に接続されたおもて面電極を有し、前記中間領域に前記おもて面電極と電気的に接続され、正孔電流を引き抜くための第2導電型の第2半導体領域に接続されたソースリングを有する。前記活性領域の前記おもて面電極と前記第1半導体領域とのコンタクトはオーミックコンタクトであり、前記中間領域の前記ソースリングと前記第2半導体領域とのコンタクトはショットキー接合であることを特徴とする。
【0010】
上述した開示によれば、ソースリングとp型ベース層とのコンタクトをショットキー接合とすることで、dV/dt印加時には、ソースリングにおいてp型ベース層から十分に正孔を引き抜くことを可能とするとともに、MOSFETの寄生ダイオードが順方向バイアスされる状態ではソースリングから正孔が注入されることを防止する。このため、dV/dt耐量を確保しつつソースリングへの電流集中を抑制し積層欠陥の成長を抑えることができる。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
富士電機株式会社
駆動装置
11日前
富士電機株式会社
半導体装置
11日前
富士電機株式会社
半導体装置
18日前
富士電機株式会社
半導体装置
4日前
富士電機株式会社
自動販売機
4日前
富士電機株式会社
半導体装置
18日前
富士電機株式会社
半導体装置
5日前
富士電機株式会社
金銭処理機
11日前
富士電機株式会社
半導体装置
10日前
富士電機株式会社
紙幣処理装置
18日前
富士電機株式会社
換気システム
11日前
富士電機株式会社
外気導入システム
11日前
富士電機株式会社
半導体モジュール
9日前
富士電機株式会社
セキュリティシステム
16日前
富士電機株式会社
半導体装置の製造方法
19日前
富士電機株式会社
レーザ式ガス分析装置
9日前
富士電機株式会社
半導体装置及びその製造方法
3日前
富士電機株式会社
温度調整装置および検知システム
11日前
富士電機株式会社
支援システム、支援装置、支援方法
12日前
富士電機株式会社
通信機器および通信機器の復旧方法
18日前
富士電機株式会社
燃料電池発電システム及び制御方法
18日前
富士電機株式会社
無線通信装置および無線通信システム
3日前
富士電機株式会社
電力制御システムおよび電力制御装置
5日前
富士電機株式会社
半導体装置および半導体装置の製造方法
3日前
富士電機株式会社
かご形回転子、かご形回転子の製造方法
9日前
富士電機株式会社
デマンドシステムおよびデマンド制御方法
15日前
富士電機株式会社
製品検査支援システム及び製品検査支援方法
12日前
富士電機株式会社
性能評価装置、性能評価方法、及びプログラム
5日前
富士電機株式会社
セキュリティ管理装置およびセキュリティ管理方法
4日前
富士電機株式会社
試験用治具、試験方法、及び半導体素子の製造方法
4日前
富士電機株式会社
情報処理装置、情報処理方法及び情報処理プログラム
15日前
富士電機株式会社
半導体モジュールおよび半導体モジュールの製造方法
17日前
富士電機株式会社
半導体モジュールおよび半導体モジュールの製造方法
12日前
富士電機株式会社
ソースコード修正支援装置およびソースコード修正支援方法
16日前
富士電機株式会社
半導体装置
11日前
個人
集積回路の製造方法
1か月前
続きを見る
他の特許を見る