特許ウォッチ

公開番号2025058875
公報種別公開特許公報(A)
公開日2025-04-09
出願番号2024092633
出願日2024-06-06
発明の名称半導体装置および半導体装置の製造方法
出願人富士電機株式会社
代理人弁理士法人酒井総合特許事務所
主分類H10D 8/60 20250101AFI20250401BHJP()
要約【課題】低抵抗のオーミック電極を形成することで、低いVf特性を維持しつつ、サージ電流耐量が高くでき、リーク電流を減少できる半導体装置を提供する。
【解決手段】半導体装置は、活性領域10と、第1導電型領域12と、終端領域20とを備える。活性領域10に第1の第2導電型領域13と、シリサイド膜33と、第1電極14とを有し、終端領域20に第2の第2導電型領域21を有する。活性領域10は、第1電極14がシリサイド膜33と接触するオーミック領域81と、第1電極14が第1導電型領域12と接触するショットキー領域82と、から構成される。第1導電型領域12の不純物濃度が低濃度の場合、チップ中央部60ではチップ外周部よりオーミック領域81が多く設けられ、第1導電型領域12の不純物濃度が高濃度の場合、チップ外周部61ではチップ中央部60よりオーミック領域81が多く設けられる。
【選択図】図1
特許請求の範囲【請求項１】
半導体基板に設けられた活性領域と、
前記半導体基板に設けられ、前記活性領域の周囲を囲む終端領域と、
前記半導体基板の内部に設けられ、前記半導体基板の第１主面に露出された第１導電型領域と、
前記活性領域において前記半導体基板の第１主面側における前記第１導電型領域の表面領域に、前記第１導電型領域に接して選択的に設けられた第２導電型領域と、
前記第２導電型領域の一部にオーミック接合するシリサイド膜と、
を備え、
前記第１導電型領域の不純物濃度が１．０×１０
15
／ｃｍ
3
以上１．０×１０
16
／ｃｍ
3
未満の低濃度の場合、前記活性領域の中央寄りに前記シリサイド膜の面積又は数が多く設けられ、
前記第１導電型領域の不純物濃度が１．０×１０
16
／ｃｍ
3
以上９．０×１０
16
／ｃｍ
3
以下の高濃度の場合、前記活性領域の前記終端領域寄りに前記シリサイド膜の面積又は数が多く設けられることを特徴とする半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記半導体基板の前記第１主面に設けられた第１電極と、
前記半導体基板の第２主面に設けられた第２電極と、
を備え、
前記半導体基板の前記活性領域は、
前記第１電極が前記第１導電型領域と形成するショットキー領域と、
前記第１電極が前記シリサイド膜と形成するオーミック領域と、
前記第１電極が前記第２導電型領域と形成する高抵抗接合領域と、
を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基板は前記活性領域の中央に設けられるチップ中央部と、
前記チップ中央部の周囲を囲むチップ外周部と、を有し、
前記チップ中央部は、前記半導体装置の各辺の中央から辺の端部までの１／４以上３／４以下の中央側の領域であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１導電型領域の不純物濃度が前記低濃度の場合、
前記活性領域の前記チップ中央部に設けられる前記オーミック領域は、前記チップ外周部の前記オーミック領域より面積又は数が多く設けられ、
前記第１導電型領域の不純物濃度が前記高濃度の場合、
前記チップ外周部に設けられる前記オーミック領域は、前記チップ中央部に設けられる前記オーミック領域より面積又は数が多く設けられることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記活性領域において、前記オーミック領域と前記ショットキー領域との間に前記高抵抗接合領域を設け、
前記オーミック領域と前記ショットキー領域との間に設けられる前記高抵抗接合領域の幅は０．１μｍ以上５．０μｍ以下であることを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記第１導電型領域の不純物濃度が前記低濃度の場合、前記活性領域の前記チップ中央部で、前記第２導電型領域に対する前記高抵抗接合領域の面積比率は３５％以上であることを特徴とする請求項３に記載の半導体装置。
【請求項７】
前記第１導電型領域の不純物濃度が前記低濃度の場合、前記活性領域の前記チップ中央部で、前記活性領域に対する前記高抵抗接合領域の面積比率は１５％以上４０％以下であることを特徴とする請求項３に記載の半導体装置。
【請求項８】
前記第１導電型領域の不純物濃度が前記高濃度の場合、前記活性領域の前記チップ外周部で、前記第２導電型領域に対する前記高抵抗接合領域の面積比率は３５％以上であることを特徴とする請求項３に記載の半導体装置。
【請求項９】
前記第１導電型領域の不純物濃度が前記高濃度の場合、前記活性領域の前記チップ外周部で、前記活性領域に対する前記高抵抗接合領域の面積比率は１５％以上４０％以下であることを特徴とする請求項３に記載の半導体装置。
【請求項１０】
前記シリサイド膜は、ニッケル、シリコンおよびアルミニウムを含むことを特徴とする請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
この発明は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 3,300 文字）【背景技術】
【０００２】
従来、電極に、ショットキー接合する領域と、オーミック接合する領域とを設けることで、サージ電流などの高い電流が順方向に流れる場合に対する熱破壊耐性を向上した半導体装置が提案されている（例えば、下記特許文献１、２参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－９３５２２号公報
特開２０１４－７８６６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ｐ
+
型領域にサージ電流が流れる場合、ｐ
+
型領域のコンタクト抵抗により、ｐ
+
型領域のバイポーラ動作が遅れ、半導体素子が発熱して、破壊されてしまう場合がある。
【０００５】
本開示は、上述した従来技術による問題点を解消するため、低抵抗のオーミック電極を形成することで、低いＶｆ特性を維持しつつ、サージ電流耐量が高くでき、リーク電流を減少できる半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、本開示の目的を達成するため、本開示にかかる半導体装置は、次の特徴を有する。半導体装置は、半導体基板に設けられた活性領域と、前記半導体基板に設けられ、前記活性領域の周囲を囲む終端領域と、前記半導体基板の内部に設けられ、前記半導体基板の第１主面に露出された第１導電型領域と、前記活性領域において前記半導体基板の第１主面側における前記第１導電型領域の表面領域に、前記第１導電型領域に接して選択的に設けられた第１の第２導電型領域と、前記第１の第２導電型領域にオーミック接合するシリサイド膜と、前記シリサイド膜、前記第１の第２導電型領域および前記第１導電型領域に接触する第１電極と、前記半導体基板の第２主面に設けられた第２電極と、前記終端領域に設けられた、前記活性領域を囲む第２の第２導電型領域と、を備える。前記活性領域は、前記第１電極が前記シリサイド膜と接触するオーミック領域と、前記第１電極が前記第１導電型領域と接触するショットキー領域と、から構成される。前記終端領域において、前記第２の第２導電型領域は、前記オーミック領域と接続する。前記第１導電型領域の不純物濃度が１．０×１０
15
／ｃｍ
3
以上１．０×１０
16
／ｃｍ
3
未満の低濃度の場合、チップ中央部ではチップ外周部よりオーミック領域の面積又は数が多く設けられ、前記第１導電型領域の不純物濃度が１．０×１０
16
／ｃｍ
3
以上９．０×１０
16
／ｃｍ
3
以下の高濃度の場合、チップ外周部ではチップ中央部よりオーミック領域の面積又は数が多く設けられる。
【０００７】
上述した開示によれば、ｎ
-
型ドリフト領域（第１導電型領域）の不純物濃度が低濃度の場合、チップ外周部にサージ電流が集中するため、オーミック領域をチップ中央部に面積又は数をより多く設けることで、チップ外周で破壊することを防止できる。また、ｎ
-
型ドリフト領域の不純物濃度が高濃度の場合、ワイヤー直下あるいはチップ中央にサージ電流が集中するため、オーミック領域をチップ外周部に面積又は数をより多く設けることで、チップ中央で破壊することを防止できる。
【発明の効果】
【０００８】
本開示にかかる半導体装置および半導体装置の製造方法によれば、低抵抗のオーミック電極を形成することで、低いＶｆ特性を維持しつつ、サージ電流耐量を高くでき、リーク電流を減少できるという効果を奏する。
【図面の簡単な説明】
【０００９】
実施の形態１にかかる炭化珪素半導体装置のドリフト層が高濃度の場合の構造を示した断面図である。
実施の形態１にかかる図１の炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
実施の形態１にかかる図１の炭化珪素半導体装置を半導体基板のおもて面側から見た他のレイアウトを示す平面図である。
実施の形態１にかかる炭化珪素半導体装置のドリフト層が低濃度の場合の構造を示す断面図である。
実施の形態１にかかる図３の炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
実施の形態１にかかる図３の炭化珪素半導体装置を半導体基板のおもて面側から見た他のレイアウトを示す平面図である。
図３の破線に囲まれた領域Ｓの詳細構造を示す断面図である。
チップ外周部とチップ中央部とを示す平面図である。
実施の形態２にかかる炭化珪素半導体装置のドリフト層が低濃度の場合の構造を示した断面図である。
実施の形態２にかかる図７の炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
実施の形態２にかかる図７の炭化珪素半導体装置を半導体基板のおもて面側から見た他のレイアウトを示す平面図である。
実施の形態２にかかる炭化珪素半導体装置のドリフト層が高濃度の場合の構造を示す断面図である。
実施の形態２にかかる図９の炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
実施の形態２にかかる図９の炭化珪素半導体装置を半導体基板のおもて面側から見た他のレイアウトを示す平面図である。
従来の炭化珪素半導体装置の構造を示す断面図である。
従来の炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
【発明を実施するための形態】
【００１０】
＜本開示の実施形態の概要＞
上述した課題を解決し、本開示の目的を達成するため、本開示にかかる半導体装置は、次の特徴を有する。半導体装置は、半導体基板に設けられた活性領域と、前記半導体基板に設けられ、前記活性領域の周囲を囲む終端領域と、前記半導体基板の内部に設けられ、前記半導体基板の第１主面に露出された第１導電型領域と、前記活性領域において前記半導体基板の第１主面側における前記第１導電型領域の表面領域に、前記第１導電型領域に接して選択的に設けられた第１の第２導電型領域と、前記第１の第２導電型領域にオーミック接合するシリサイド膜と、前記シリサイド膜、前記第１の第２導電型領域および前記第１導電型領域に接触する第１電極と、前記半導体基板の第２主面に設けられた第２電極と、前記終端領域に設けられた、前記活性領域を囲む第２の第２導電型領域と、を備える。前記活性領域は、前記第１電極が前記シリサイド膜と接触するオーミック領域と、前記第１電極が前記第１導電型領域と接触するショットキー領域と、から構成される。前記終端領域において、前記第２の第２導電型領域は、前記オーミック領域と接続する。前記第１導電型領域の不純物濃度が１．０×１０
15
／ｃｍ
3
以上１．０×１０
16
／ｃｍ
3
未満の低濃度の場合、チップ中央部ではチップ外周部よりオーミック領域の面積又は数が多く設けられ、前記第１導電型領域の不純物濃度が１．０×１０
16
／ｃｍ
3
以上９．０×１０
16
／ｃｍ
3
以下の高濃度の場合、チップ外周部ではチップ中央部よりオーミック領域の面積又は数が多く設けられる。
（【００１１】以降は省略されています）

関連特許