TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025073026
公報種別公開特許公報(A)
公開日2025-05-12
出願番号2023183593
出願日2023-10-25
発明の名称半導体装置の製造方法
出願人富士電機株式会社
代理人個人
主分類H01L 21/66 20060101AFI20250501BHJP(基本的電気素子)
要約【課題】外観検査の感度を向上することができる半導体装置の製造方法を提供すること。
【解決手段】表面電極14上に形成したレジスト膜を露光および現像して微細なレジストパターン34を形成する。このとき、露光フォーカスを表面電極14の正常部上のレジスト膜の表面に合わせることで、表面電極14の凸欠陥2上および凹欠陥3上にレジストパターン34のパターン欠損部34c,34dを生じさせる。このレジストパターン34のパターン欠損部34c,34dを、半導体ウエハ10に照射した光の反射光の強度比に基づいて検出するか、または検査ユニットを用いて撮影した半導体ウエハ10の互いに隣り合うチップ領域同士の画像を比較することで検出し、当該検出位置を凸欠陥2および凹欠陥3の検出位置とする。当該照射光または検査ユニットの焦点位置をレジストパターン34の表面とすることで、表面電極14の結晶粒界が誤検出されない。
【選択図】図8
特許請求の範囲【請求項1】
半導体ウエハの表面に表面電極を形成する第1工程と、
前記表面電極の上にレジスト膜を形成する第2工程と、
前記レジスト膜を露光および現像して所定のレジストパターンを形成する第3工程と、
前記第1工程時に前記表面電極に生じる表面欠陥を、前記半導体ウエハの前記表面電極側の表面に照射した光の反射光の強度比に基づいて検出するか、または撮影手段を用いて前記半導体ウエハの前記表面電極側の表面を撮影して画像比較することで検出する第4工程と、
を含み、
前記第3工程では、前記レジストパターンの前記表面欠陥上の部分にパターン欠損部を生じさせ、
前記第4工程では、前記レジストパターンの表面を前記照射光または前記撮影手段の焦点位置として前記パターン欠損部を検出し、前記パターン欠損部の検出位置を前記表面欠陥の検出位置とすることを特徴とする半導体装置の製造方法。
続きを表示(約 1,200 文字)【請求項2】
前記第3工程では、前記レジストパターンの前記表面欠陥上の部分に、前記表面電極の前記表面欠陥が生じていない正常部上のレジストの残し幅よりも広い幅でレジストが残ってなる前記パターン欠損部、または、前記表面電極の前記正常部上のレジストの抜き穴の幅よりも広い幅でレジストが抜けてなる前記パターン欠損部を生じさせることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記レジストパターンのレジストの前記残し幅は、前記表面欠陥の幅よりも狭く、
前記レジストパターンのレジストの前記抜き穴の幅は、前記表面欠陥の幅よりも狭いことを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項4】
前記レジストパターンのレジストの前記残し幅は、前記表面欠陥の幅の1/4以下であり、
前記レジストパターンのレジストの前記抜き穴の幅は、前記表面欠陥の幅の1/4以下であることを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項5】
前記第3工程では、規則性のある前記レジストパターンを形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項6】
前記第3工程では、レジストの残し面積とレジストの抜き穴の面積とが等しい前記レジストパターンを形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項7】
前記表面欠陥は、前記表面電極の表面の一部が盛り上がってなる凸欠陥、もしくは前記表面電極の表面の一部が凹んでなる凹欠陥、またはその両方であり、
前記第3工程では、前記表面電極の前記表面欠陥が生じていない正常部上の前記レジスト膜の表面を前記露光の焦点位置とし、前記表面欠陥上の前記レジスト膜の表面に前記露光の焦点が合わない短波長の光を用いて前記レジスト膜を露光することで前記レジストパターンを形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項8】
前記第1工程は、
スパッタリングによって前記表面電極を成膜する成膜工程と、
フォトリソグラフィおよびエッチングによって前記表面電極をパターニングするエッチング工程と、
を含み、
前記凸欠陥は、前記成膜工程時に前記表面電極中に異物が取り込まれることで生じ、
前記凹欠陥は、前記エッチング工程時に用いるレジストマスクのレジスト欠損部で前記表面電極が選択的に除去されることで生じることを特徴とする請求項7に記載の半導体装置の製造方法。
【請求項9】
前記第3工程では、前記半導体ウエハに規則的に設けられたチップ領域ごとに前記レジストパターンを形成し、
前記第4工程では、前記撮影手段を用いて前記半導体ウエハの前記表面電極側の表面を撮影し、前記半導体ウエハの互いに隣り合う前記チップ領域同士を画像比較することを特徴とする請求項1に記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【0001】
この開示は、半導体装置の製造方法に関する。
続きを表示(約 2,300 文字)【背景技術】
【0002】
従来、半導体ウエハにレーザー光を照射して反射する散乱光の強度比に基づいて半導体ウエハの表面の異物を検出する検査方法が公知である(例えば、下記特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
特開平9-115973号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
表(ひょう)面電極の形成時に半導体ウエハの表面に異物が付着していると、表面電極の表面に当該異物起因の欠陥が生じる。従来の検査方法では、外観検査装置による自動外観検査によって表面電極の結晶粒界(グレイン)が他の欠陥の類似欠陥として誤検出されるため、その後の現場オペレーターの目視検査による再評価の工数が発生して、スループットが悪化する。
【0005】
この開示は、外観検査の感度を向上することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
この開示の一態様にかかる半導体装置は、以下の通りである。半導体ウエハの表面に表面電極を形成する第1工程を行う。前記表面電極の上にレジスト膜を形成する第2工程を行う。前記レジスト膜を露光および現像して所定のレジストパターンを形成する第3工程を行う。前記第1工程時に前記表面電極に生じる表面欠陥を、前記半導体ウエハに照射した光の反射光の強度比に基づいて検出するか、または撮影手段を用いて前記半導体ウエハの前記表面電極側の表面を撮影して画像比較することで検出する第4工程を行う。前記第3工程では、前記レジストパターンの前記表面欠陥上の部分にパターン欠損部を生じさせる。前記第4工程では、前記レジストパターンの表面を前記照射光または前記撮影手段の焦点位置として前記パターン欠損部を検出し、前記パターン欠損部の検出位置を前記表面欠陥の検出位置とする。
【発明の効果】
【0007】
本開示にかかる半導体装置の製造方法によれば、外観検査の感度を向上することができるという効果を奏する。
【図面の簡単な説明】
【0008】
実施の形態にかかる半導体装置の製造方法の概要を示すフローチャートである。
半導体ウエハをおもて面側から見た状態を示す平面図である。
実施の形態にかかる半導体装置の製造途中の状態を示す断面図である(その1)。
実施の形態にかかる半導体装置の製造途中の状態を示す断面図である(その2)。
実施の形態にかかる半導体装置の製造途中の状態を示す断面図である(その3)。
実施の形態にかかる半導体装置の製造途中の状態を示す断面図である(その4)。
実施の形態にかかる半導体装置の製造途中の状態を示す断面図である(その5)。
実施の形態にかかる半導体装置の製造途中の状態を示す断面図である(その6)。
図1のステップS6のレジストパターンの例を示す平面図である。
図1のステップS6のレジストパターンの例を示す平面図である。
図1のステップS6のレジストパターの例を示す平面図である。
図1のステップS6のレジストパターンの例を示す平面図である。
実施の形態にかかる半導体装置の製造途中の状態を示す断面図である(その7)。
参考例の半導体装置の製造途中の状態を示す断面図である。
実施の形態にかかる半導体装置の製造方法を適用して製造される半導体装置の構造例を示す断面図である。
参考例の半導体装置の製造途中の状態を模式的に示す断面図である(その1)。
参考例の半導体装置の製造途中の状態を模式的に示す断面図である(その2)。
参考例の半導体装置の製造途中の状態を模式的に示す断面図である(その3)。
参考例の半導体装置の製造途中の状態を模式的に示す断面図である(その4)。
検査時の表面電極の凸欠陥の状態を模式的に示す説明図である。
検査時の表面電極の結晶粒界の状態を模式的に示す説明図である。
【発明を実施するための形態】
【0009】
<本開示の実施形態の概要>
(1)この開示の一態様にかかる半導体装置の製造方法は、以下の通りである。半導体ウエハの表面に表面電極を形成する第1工程を行う。前記表面電極の上にレジスト膜を形成する第2工程を行う。前記レジスト膜を露光および現像して所定のレジストパターンを形成する第3工程を行う。前記第1工程時に前記表面電極に生じる表面欠陥を、前記半導体ウエハに照射した光の反射光の強度比に基づいて検出するか、または撮影手段を用いて前記半導体ウエハの前記表面電極側の表面を撮影して画像比較することで検出する第4工程を行う。前記第3工程では、前記レジストパターンの前記表面欠陥上の部分にパターン欠損部を生じさせる。前記第4工程では、前記レジストパターンの表面を前記照射光または前記撮影手段の焦点位置として前記パターン欠損部を検出し、前記パターン欠損部の検出位置を前記表面欠陥の検出位置とする。
【0010】
上述した開示によれば、第4工程時、外観検査装置の照射光または撮影手段の焦点が表面電極の結晶粒界に合わないため、外観検査装置による表面電極の結晶粒界の誤検出が生じない。当該外観検査装置が検出した欠陥の現場オペレーターによる再評価を必要としないため、現場オペレーターの目視検査での再評価の工数を低減することができる。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

富士電機株式会社
変圧器
1か月前
富士電機株式会社
駆動装置
12日前
富士電機株式会社
半導体装置
11日前
富士電機株式会社
半導体装置
19日前
富士電機株式会社
自動販売機
24日前
富士電機株式会社
半導体装置
1か月前
富士電機株式会社
半導体装置
1か月前
富士電機株式会社
半導体装置
1か月前
富士電機株式会社
金銭処理機
12日前
富士電機株式会社
半導体装置
12日前
富士電機株式会社
半導体装置
19日前
富士電機株式会社
半導体装置
1か月前
富士電機株式会社
半導体装置
5日前
富士電機株式会社
自動販売機
5日前
富士電機株式会社
半導体装置
6日前
富士電機株式会社
換気システム
12日前
富士電機株式会社
紙幣処理装置
19日前
富士電機株式会社
分析システム
1か月前
富士電機株式会社
カオリン質粉末
20日前
富士電機株式会社
半導体モジュール
10日前
富士電機株式会社
フレーム連結構造
1か月前
富士電機株式会社
外気導入システム
12日前
富士電機株式会社
セキュリティシステム
17日前
富士電機株式会社
レーザ式ガス分析装置
10日前
富士電機株式会社
半導体装置の製造方法
20日前
富士電機株式会社
試験回路、及び試験方法
1か月前
富士電機株式会社
集積回路、及び電源回路
1か月前
富士電機株式会社
半導体装置及びその製造方法
4日前
富士電機株式会社
温度調整装置および検知システム
12日前
富士電機株式会社
支援装置、支援方法、プログラム
1か月前
富士電機株式会社
通信機器および通信機器の復旧方法
19日前
富士電機株式会社
支援システム、支援装置、支援方法
13日前
富士電機株式会社
燃料電池発電システム及び制御方法
19日前
富士電機株式会社
無線通信装置および無線通信システム
4日前
富士電機株式会社
電力制御システムおよび電力制御装置
6日前
富士電機株式会社
半導体装置および半導体装置の製造方法
4日前
続きを見る