特許ウォッチ

公開番号2025047360
公報種別公開特許公報(A)
公開日2025-04-03
出願番号2023155814
出願日2023-09-21
発明の名称半導体装置
出願人富士電機株式会社
代理人インフォート弁理士法人
主分類H01L 23/04 20060101AFI20250326BHJP(基本的電気素子)
要約【課題】半導体装置において、蓋をケースに確実に嵌め込み且つ低背化を図る。
【解決手段】半導体装置1は、半導体素子71が実装された回路基板70を基板収容領域A1～A3に収容するケース10と、基板収容領域A1～A3を覆う蓋20とを備える。蓋20は、基板収容領域A1～A3側(Z方向負側)に延出し第1方向(X方向正側)に突出する凸部21aを有する第1延出部21と、基板収容領域A1～A3側(Z方向負側)に延出し第1方向とは反対方向の第2方向(X方向負側)に突出する凸部22aを有する第2延出部22とを含む複数の延出部21～24と、複数の変形用穴25a～25fとを有する。ケース10は、それぞれに延出部21～24の凸部21a～24aが引っ掛けられる複数の引っ掛け部11a,11b,12a,13aを有する。
【選択図】図7

特許請求の範囲【請求項１】
半導体素子が実装された回路基板を基板収容領域に収容するケースと、
前記基板収容領域を覆う蓋とを備え、
前記蓋は、前記基板収容領域側に延出し第１方向に突出する凸部を有する第１延出部と、前記基板収容領域側に延出し前記第１方向とは反対方向の第２方向に突出する凸部を有する第２延出部とを含む複数の延出部と、複数の変形用穴とを有し、
前記ケースは、それぞれに前記延出部の前記凸部が引っ掛けられる複数の引っ掛け部を有する、
ことを特徴とする半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１延出部及び前記第２延出部は、前記蓋の長手方向における両端側に位置し、
前記第１延出部の前記凸部と前記第２延出部の前記凸部とは、前記蓋の前記長手方向に互いに遠ざかるように突出する
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記複数の延出部は、前記蓋の前記長手方向における位置が前記第１延出部と前記第２延出部との間に位置する１つ以上の中間延出部を更に含む
ことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記１つ以上の中間延出部は、前記第２方向に突出する前記凸部を有する第３延出部と、前記第１方向に突出する前記凸部を有する第４延出部とを含む
ことを特徴とする請求項３記載の半導体装置。
【請求項５】
前記ケースは、複数の前記基板収容領域と、前記複数の基板収容領域を仕切る１つ以上の仕切り壁とを有し、
前記複数の引っ掛け部は、前記仕切り壁に設けられ前記中間延出部の前記凸部が引っ掛けられる１つ以上の中間引っ掛け部を含む
ことを特徴とする請求項３記載の半導体装置。
【請求項６】
前記複数の変形用穴は、前記蓋の前記長手方向における前記中間延出部の両側に設けられる中間変形用穴を含む
ことを特徴とする請求項３記載の半導体装置。
【請求項７】
前記蓋の前記長手方向と前記基板収容領域の深さ方向とに直交する方向において、前記第１延出部側に設けられた前記変形用穴は、前記第１延出部よりも長く延び、前記第２延出部側に設けられた前記変形用穴は、前記第２延出部よりも長く延びる
ことを特徴とする請求項２記載の半導体装置。
【請求項８】
前記第１延出部及び前記第２延出部は、前記蓋の前記長手方向における前記両端から前記長手方向に窪んだ位置に設けられ、
前記変形用穴は、前記蓋の外周縁に沿って形成されている
ことを特徴とする請求項２記載の半導体装置。
【請求項９】
前記複数の変形用穴は、前記第１延出部及び前記第２延出部に隣接して設けられている
ことを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記変形用穴は、前記蓋を貫通している
ことを特徴とする請求項１記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、蓋がケースに嵌め込まれた半導体装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
従来、半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体素子が実装された回路基板を有し、インバータ装置等に利用されている（例えば、特許文献１～１０参照）。
【先行技術文献】
【特許文献】
【０００３】
実用新案登録第３２３７８１６号公報
国際公開２０１７／１６３６３８号
特開２０２３－８８１４６号公報
特開２０２２－６５６９２号公報
国際公開２０１９／０５８４５４号
特開２０２１－７２３２９号公報
特開２０２１－１２９４５１号公報
特開２０１８－１３９２７８号公報
特開２０２１－１１４５１１号公報
特開２０１４－１５０２０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体装置に蓋を配置する場合、嵌め込みが簡単且つ簡素な構成といえるが、回路基板等を保護する観点では、蓋をケースに確実に嵌め込むことが求められる。そこで、嵌め込みのための凸部を、蓋から下方に延出する延出部に設けることが考えられるが、この場合、凸部がケースに引っ掛けられる際の変形による反力を緩和するために延出部が下方に長く延出することになり、半導体装置の高さが高くなる。
【０００５】
本発明の目的は、蓋をケースに確実に嵌め込むことができ且つ低背化を図ることができる半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
１つの態様では、半導体装置は、半導体素子が実装された回路基板を基板収容領域に収容するケースと、前記基板収容領域を覆う蓋とを備え、前記蓋は、前記基板収容領域側に延出し第１方向に突出する凸部を有する第１延出部と、前記基板収容領域側に延出し前記第１方向とは反対方向の第２方向に突出する凸部を有する第２延出部とを含む複数の延出部と、複数の変形用穴とを有し、前記ケースは、それぞれに前記延出部の前記凸部が引っ掛けられる複数の引っ掛け部を有する。
【発明の効果】
【０００７】
前記態様によれば、蓋をケースに確実に嵌め込むことができ且つ低背化を図ることができる。
【図面の簡単な説明】
【０００８】
一実施の形態に係る半導体装置を示す平面図である。
一実施の形態に係る半導体装置を示す斜視図である。
一実施の形態に係る、蓋を取り外した状態の半導体装置を示す平面図である。
一実施の形態に係る、蓋を取り外した状態の半導体装置を示す斜視図である。
図１のＶ－Ｖ断面図である。
図１のVI部拡大図である。
図６のVII－VII断面図である。
図１のVIII部拡大図である。
図８のIX－IX断面図である。
一実施の形態の第１変形例における第２変形用穴等を示す平面図（図１のVI部拡大図である図６に対応）である。
一実施の形態の第２変形例における第４変形用穴等を示す断面図（図８のIX－IX断面図である図９に対応）である。
【発明を実施するための形態】
【０００９】
以下、本発明の一実施の形態に係る半導体装置について、図面を参照しながら説明する。なお、本発明は、以下で説明する実施の形態に限定されるものではなく、その要旨を変更しない範囲内で適宜変形して実施することができる。
【００１０】
図１及び図２は、一実施の形態に係る半導体装置１を示す平面図及び斜視図である。
（【００１１】以降は省略されています）

関連特許