特許ウォッチ

公開番号2025038717
公報種別公開特許公報(A)
公開日2025-03-19
出願番号2023145494
出願日2023-09-07
発明の名称シュミットトリガ回路
出願人日清紡マイクロデバイス株式会社
代理人弁理士法人栄光事務所
主分類H03K 3/027 20060101AFI20250312BHJP(基本電子回路)
要約【課題】ノイズによる誤動作耐性を改善すると共に、貫通電流を低減したシュミットトリガ回路を提供する。
【解決手段】インバータ21は、RSフリップフロップ4をセットし、その後、RSフリップフロップ4がリセット状態からセット状態に変化すると、トランジスタM1がオフ、トランジスタM2がオンして論理反転し、論理反転した電位をRSフリップフロップ4がリセット状態に戻るまで維持する。インバータ31は、RSフリップフロップ4をリセットし、その後、RSフリップフロップ4がセット状態からリセット状態に変化すると、トランジスタM3がオフ、トランジスタM4がオンして論理反転し、論理反転した電位をRSフリップフロップ4がセット状態に戻るまで維持する。
【選択図】図1
特許請求の範囲【請求項１】
入力信号と第１の閾値電圧とを比較し、比較結果を出力する第１の論理ゲートと、
前記入力信号と前記第１の閾値電圧とは異なる第２の閾値電圧とを比較し、比較結果を出力する第２の論理ゲートと、
前記第１の論理ゲートの比較結果に基づいてセットされ、前記第２の論理ゲートの比較結果に基づいてリセットされるラッチ回路とを備えた
シュミットトリガ回路において、
前記第１の論理ゲートは、第１の電源電圧が供給される第１の電源端子と第２の電源電圧が供給される第２の電源端子との間に直列接続され、前記入力信号が供給される入力端子にゲート又はベースが接続された第１のトランジスタ及び第２のトランジスタを有し、
前記第２の論理ゲートは、前記第１の電源端子と前記第２の電源端子との間に直列接続され、前記入力端子にゲート又はベースが接続された第３のトランジスタ及び第４のトランジスタを有し、
前記第１の論理ゲートは、前記第１のトランジスタ及び前記第２のトランジスタの接続点電位を論理反転して前記ラッチ回路をセットし、その後、前記ラッチ回路がリセット状態からセット状態に変化すると、再び論理反転し、前記ラッチ回路が前記リセット状態に戻るまで前記再び論理反転した電位を維持し、
前記第２の論理ゲートは、前記第３のトランジスタ及び前記第４のトランジスタの接続点の電位を論理反転して前記ラッチ回路をリセットし、その後、前記ラッチ回路が前記セット状態から前記リセット状態に変化すると、再び論理反転し、前記ラッチ回路が前記セット状態に戻るまで前記再び論理反転した電位を維持する
シュミットトリガ回路。
続きを表示（約 1,100 文字）【請求項２】
請求項１に記載のシュミットトリガ回路において、
前記第１のトランジスタ及び前記第２のトランジスタに直列接続された第１のスイッチ素子と、
前記第１のトランジスタ及び前記第２のトランジスタの接続点と、前記第１の電源端子又は前記第２の電源端子に接続された第２のスイッチ素子と、
前記第３のトランジスタ及び前記第４のトランジスタに直列接続された第３のスイッチ素子と、
前記第３のトランジスタ及び前記第４のトランジスタの接続点と、前記第１の電源端子又は前記第２の電源端子との間に接続された第４のスイッチ素子とを備え、
前記ラッチ回路が前記リセット状態の間、前記第１のスイッチ素子及び前記第４のスイッチ素子がオンされ、前記第２のスイッチ素子及び前記第３のスイッチ素子がオフされ、
前記ラッチ回路が前記セット状態の間、前記第１のスイッチ素子及び前記第４のスイッチ素子がオフされ、前記第２のスイッチ素子及び前記第３のスイッチ素子がオンされる
シュミットトリガ回路。
【請求項３】
請求項２に記載のシュミットトリガ回路において、
前記第１の論理ゲート及び前記第２の論理ゲートは、インバータから構成され、
前記第１のスイッチ素子及び前記第３のスイッチ素子は、前記インバータの電源入力と前記第１の電源端子又は前記第２の電源端子との間に接続され、
前記第２のスイッチ素子及び前記第４のスイッチ素子は、前記インバータの出力と前記第１の電源端子又は前記第２の電源端子との間に接続される、
シュミットトリガ回路。
【請求項４】
請求項２に記載のシュミットトリガ回路において、
前記第１のスイッチ素子及び前記第２のスイッチ素子は、前記第１の論理ゲートに内蔵されたトランジスタから構成され、
前記第３のスイッチ素子及び前記第４のスイッチ素子は、前記第２の論理ゲートに内蔵されたトランジスタから構成された
シュミットトリガ回路。
【請求項５】
請求項２に記載のシュミットトリガ回路において、
前記第１のスイッチ素子～前記第４のスイッチ素子の少なくとも１つは、電界効果トランジスタから構成される
シュミットトリガ回路。
【請求項６】
請求項２に記載のシュミットトリガ回路において、
前記第１のスイッチ素子～前記第４のスイッチ素子の少なくとも１つは、バイポーラトランジスタから構成される
シュミットトリガ回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、シュミットトリガ回路に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
地球温暖化の原因は、ＣＯ
２
のような温暖効果ガスの濃度上昇により、大気の温室効果が強まったことによると考えられており、通信情報化社会の急速な進展に伴い、電子機器の低消費電力化も大きな課題になってきている。電子機器には多くの半導体集積回路が使用されており、本発明は、半導体集積回路に幅広く使われるシュミットトリガ回路の消費電力を低減し、地球温暖化の抑制に貢献しようとするものである。
【０００３】
従来、半導体集積回路に用いられるシュミットトリガ回路として、図８に示すような回路が知られている（例えば特許文献１、２など参照）。図８に示されているシュミットトリガ回路１００は、入力制御部１０２，１０３と、ＲＳフリップフロップ４と、出力バッファ部１０５とを主たる構成要素として構成され、入力信号に重畳したノイズによる誤動作防止などのために、シュミットトリガ回路が用いられる。
【０００４】
入力制御部１０２は、インバータ２１と、インバータ２１の出力を論理反転するインバータ２２と、抵抗器Ｒ２１とにより構成され、入力制御部１０３は、インバータ３１と、抵抗器Ｒ３１とにより構成されている。
【０００５】
インバータ２１，３１は、各々の入力が入力端子Ｔ１に接続され、互いに異なる閾値電圧に設定されている。インバータ２１とインバータ３１の閾値電圧の差がシュミットトリガ回路１００のヒステリシス幅となる。インバータ２２は、入力がインバータ２１の出力に接続されている。
【０００６】
抵抗器Ｒ２１は、インバータ２１の負電源入力と負電源電圧ＶＳＳとの間に接続されている。抵抗器Ｒ２１が接続されていない場合のインバータ２１の閾値電圧は、正電源電圧ＶＤＤと負電源電圧ＶＳＳの電位差のほぼ中点である。これに対して、抵抗器Ｒ２１を設けることにより、負電源電圧ＶＳＳから抵抗器Ｒ２１での電圧降下を加えた電圧がインバータ２１の負電源として供給され、閾値電圧ＶｔｈＨが高く設定される。
【０００７】
抵抗器Ｒ３１は、インバータ３１の正電源入力と正電源電圧ＶＤＤとの間に接続されている。抵抗器Ｒ３１が接続されていない場合のインバータ３１の閾値電圧は、正電源電圧ＶＤＤと負電源電圧ＶＳＳの電位差のほぼ中点である。これに対して、抵抗器Ｒ３１を設けることにより、正電源電圧ＶＤＤに抵抗器Ｒ３１での電圧降下を差し引いた電圧がインバータ３１の正電源として供給され、閾値電圧ＶｔｈＬが低く設定される。
【０００８】
ＲＳフリップフロップ４は、セット入力Ｓがインバータ２２の出力に接続され、リセット入力Ｒがインバータ３１の出力に接続され、反転出力ＱＢから出力バッファ部１０５を介して出力信号ＶＯＵＴを取り出すように構成されている。
【０００９】
次に、図８に示す従来のシュミットトリガ回路１００の動作について、図９に示すタイムチャートを参照しながら以下に説明する。図９は一番上のタイムチャートに示すような信号源からの出力波形が入力端子Ｔ１に入力された場合の図８に示すシュミットトリガ回路１００の各接合ノードの変化の様子を示している。
【００１０】
最初に、入力信号ＶＩＮの電位が閾値電圧ＶｔｈＬよりも低い（ＶＩＮ＜ＶｔｈＬ）状態では、インバータ２１，３１の出力は共にＨｉｇｈ状態（ほぼ正電源電圧ＶＤＤとなる状態）、インバータ２２の出力がＬｏｗ状態（ほぼ負電源電圧ＶＳＳとなっている状態）であり、ＲＳフリップフロップ４はリセット状態にあって、出力ＱはＬｏｗ状態、反転出力ＱＢはＨｉｇｈ状態となっている。
（【００１１】以降は省略されています）

関連特許