特許ウォッチ

公開番号2024127489
公報種別公開特許公報(A)
公開日2024-09-20
出願番号2023036676
出願日2023-03-09
発明の名称発振回路
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H03K 3/012 20060101AFI20240912BHJP(基本電子回路)
要約【課題】消費電力を低下可能な発振回路を提供する。
【解決手段】発振回路(X)は、ループ経路を形成するようにリング状に接続された複数段のインバータ(IV1、IV2)と、ループ経路上に直列に接続されたキャパシタ(C1)と、複数段のインバータ(IV1、IV2)のいずれかの出力に応じてキャパシタ(C1)の第1端の電圧レベルをパルス駆動することによりキャパシタ(C1)の充放電を行うように構成された充放電制御回路(3)と、複数段のインバータ(IV1、IV2)及び充放電制御回路(3)のそれぞれにバイアス電流(I1～I3)を供給するように構成されたバイアス電流生成回路(2b)と、を備えている。
【選択図】図2
特許請求の範囲【請求項１】
ループ経路を形成するようにリング状に接続された複数段のインバータと、
前記ループ経路上に直列に接続されたキャパシタと、
前記複数段のインバータのいずれかの出力に応じて前記キャパシタの第１端の電圧レベルをパルス駆動することにより前記キャパシタの充放電を行うように構成された充放電制御回路と、
前記複数段のインバータ及び前記充放電制御回路のそれぞれにバイアス電流を供給するように構成されたバイアス電流生成回路と、
を備えた発振回路。
続きを表示（約 1,100 文字）【請求項２】
前記キャパシタの前記第１端は、前記複数段のインバータのうちの第１インバータの入力端に接続され、
前記キャパシタの第２端は、前記複数段のインバータのうちの第２インバータの出力端との間に直列に接続され、
前記バイアス電流生成回路は、前記バイアス電流として、前記第１インバータに第１バイアス電流を供給し、前記第２インバータに第２バイアス電流を供給し、前記充放電制御回路に第３バイアス電流を供給し、
前記キャパシタの前記第１端の電圧レベルが、前記第１インバータの閾値以上の状態である第１相では、前記第２バイアス電流が前記キャパシタの前記第２端から前記第１端に向かう方向に流れ、
前記キャパシタの前記第１端の電圧レベルが、前記閾値未満の状態である第２相では、前記第３バイアス電流が前記キャパシタの前記第１端から前記第２端に向かう方向に流れるように構成されている請求項１に記載の発振回路。
【請求項３】
前記バイアス電流生成回路は、前記第３バイアス電流が、前記第１バイアス電流および前記第２バイアス電流よりも大きくなるように構成されている請求項２に記載の発振回路。
【請求項４】
前記第１インバータは、第１トランジスタ及び第２トランジスタを含み、
前記第２インバータは、第３トランジスタ及び第４トランジスタを含み、
前記充放電制御回路は、第５トランジスタ及び第６トランジスタを含み、
前記第１トランジスタ及び前記第２トランジスタのそれぞれの制御端は、前記キャパシタの前記第１端に接続され、
前記第３トランジスタ及び前記第４トランジスタのそれぞれの制御端は、前記第１トランジスタの第１端及び前記第２トランジスタの第１端に接続され、
前記第５トランジスタの制御端は前記キャパシタの前記第２端に接続され、前記第５トランジスタの第１端は接地端に接続され、前記第５トランジスタの第２端は、前記第６トランジスタの第１端に接続され、
前記第６トランジスタの制御端は、前記複数のインバータ段のいずれかの出力端に接続され、前記第６トランジスタの第２端は前記バイアス電流生成回路に接続されている、請求項２に記載の発振回路。
【請求項５】
バイアス電流生成回路は、前記バイアス電流の大きさを変更可能なように構成されている請求項１に記載の発振回路。
【請求項６】
前記キャパシタは、静電容量を変更可能な可変コンデンサである請求項１から５のいずれかに記載の発振回路。

発明の詳細な説明【技術分野】
【０００１】
本明細書中に開示されている発明は、発振回路に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
発振回路の一種として、リングオシレータがある（特許文献１の図３参照）。このようなリングオシレータは、ループ経路を形成するようにリング状に形成された複数段のインバータを備えている。各段のインバータには、それぞれキャパシタが接続されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－１４３４１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、一般的に、リングオシレータは、各段のインバータに接続されたキャパシタの容量、各段のインバータに流れるバイアス電流、及び各段のインバータの閾値で、発振周波数が決まる。換言すると、各段のインバータに流れるバイアス電流を変化させると、発振周波数もそれに連動して変化してしまう。このため、所定の発振周波数を得つつ、消費電力を低下させることが困難であった。
【課題を解決するための手段】
【０００５】
本明細書中に開示されている発振回路は、複数段のインバータと、キャパシタと、充放電制御回路と、バイアス電流生成回路と、を備えている。複数段のインバータは、ループ経路を形成するようにリング状に接続されている。キャパシタは、ループ経路上に直列に接続されている。充放電制御回路は、複数段のインバータのいずれかの出力に応じてキャパシタの第１端の電圧レベルをパルス駆動することによりキャパシタの充放電を行うように構成されている。バイアス電流生成回路は、複数段のインバータ及び充放電制御回路のそれぞれにバイアス電流を供給するように構成されている。
【発明の効果】
【０００６】
本明細書中に開示されている発振回路によれば、消費電力を低下させることが可能になる。
【図面の簡単な説明】
【０００７】
図１は、比較例の発振回路の実施形態の概略構成を示す図である。
図２は、本開示の発振回路の実施形態の概略構成を示す図である。
図３は、第１相および第２相におけるインバータの出力端の電圧レベル、インバータの出力端の電圧レベル、インバータの出力端の電圧レベル、およびキャパシタの第１端（＝インバータの入力端との接続端）の電圧レベルを示すタイミングチャートである。
図４は、発振回路Ｘの構成を示すブロック図である。
【発明を実施するための形態】
【０００８】
＜比較例の発振回路Ｙ＞
初めに、比較例の発振回路Ｙについて、本開示の発振回路Ｘとの比較例として説明する。図１は、比較例の発振回路Ｙの実施形態の概略構成を示す図である。
【０００９】
図１に示すように、発振回路Ｙは、複数段のインバータ（ここではインバータＩＶ１～ＩＶ３）と、キャパシタＣ１～Ｃ３と、バイアス電流生成回路２ａと、を有する。発振回路Ｙは、クロック信号ＣＫを生成し、インバータＩＶ４に入力する。
【００１０】
インバータＩＶ１～ＩＶ３は、ループ経路を形成するようにリング状に接続されている。具体的には、インバータＩＶ１の出力端は、キャパシタＣ２の一端と共に、インバータＩＶ２の入力端に接続されている。インバータＩＶ２の出力端は、キャパシタＣ３の一端と共に、インバータＩＶ３の入力端に接続されている。インバータＩＶ３の出力端は、キャパシタＣ１の一端およびインバータＩＶ４の入力端と共に、インバータＩＶ１の入力端に接続されている。キャパシタＣ１～Ｃ３のそれぞれの他端は、接地端に接続されている。
（【００１１】以降は省略されています）

関連特許