特許ウォッチ

公開番号2024142739
公報種別公開特許公報(A)
公開日2024-10-11
出願番号2023055043
出願日2023-03-30
発明の名称高周波増幅回路
出願人株式会社村田製作所
代理人個人,個人
主分類H03F 3/19 20060101AFI20241003BHJP(基本電子回路)
要約【課題】特性の劣化を抑制し、かつ小型化を図ることが可能な高周波増幅回路を提供する。
【解決手段】基板に、複数のドライブ段トランジスタを含むドライブ段増幅回路が配置されている。さらに、基板に、ドライブ段増幅回路から出力された高周波信号を、差動信号に変換するバランが配置されている。さらに、基板に、複数のパワー段トランジスタを含み、バランによって変換された差動信号を増幅するパワー段差動増幅回路が配置されている。ドライブ段電源端子が、バランを経由して複数のドライブ段トランジスタに電源を供給する。基板を平面視したとき、複数のパワー段トランジスタを包含する最小包含長方形が第1方向に長い。バランは、第1方向に関して最小包含長方形の範囲内に配置されている。ドライブ段電源端子と複数のドライブ段トランジスタとは、バランを第1方向に挟む位置に配置されている。
【選択図】図8
特許請求の範囲【請求項１】
基板と、
前記基板に配置され、複数のドライブ段トランジスタを含むドライブ段増幅回路と、
前記基板に配置され、前記ドライブ段増幅回路から出力された高周波信号を、差動信号に変換するバランと、
前記基板に配置され、複数のパワー段トランジスタを含み、前記バランによって変換された差動信号を増幅するパワー段差動増幅回路と、
前記バランを経由して前記複数のドライブ段トランジスタに電源を供給するドライブ段電源端子と
を備え、
前記基板を平面視したとき、前記複数のパワー段トランジスタを包含する最小包含長方形が第１方向に長く、
前記バランは、前記第１方向に関して前記最小包含長方形の範囲内に配置されており、
前記ドライブ段電源端子と前記複数のドライブ段トランジスタとは、前記バランを前記第１方向に挟む位置に配置されている高周波増幅回路。
続きを表示（約 480 文字）【請求項２】
前記複数のパワー段トランジスタは、前記第１方向に並んで配置されている請求項１に記載の高周波増幅回路。
【請求項３】
前記複数のドライブ段トランジスタは、前記基板の面内において前記第１方向と直交する方向に並んで配置されている請求項１または２に記載の高周波増幅回路。
【請求項４】
前記ドライブ段増幅回路への信号が入力される信号入力端子と、
前記複数のドライブ段トランジスタにバイアスを供給するドライブ段バイアス回路と、
前記複数のパワー段トランジスタにバイアスを供給するパワー段バイアス回路と、
前記ドライブ段バイアス回路及び前記パワー段バイアス回路に電源を供給するバイアス電源端子と
をさらに備え、
前記バランから見て前記信号入力端子は前記ドライブ段増幅回路よりも前記第１方向に遠い位置に配置されており、
前記バイアス電源端子は、前記第１方向に関して前記ドライブ段電源端子及び前記バランが分布する範囲内に配置されている請求項１または２に記載の高周波増幅回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、高周波増幅回路に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
ヘテロ接合バイポーラトランジスタを用いた高周波増幅回路が公知である（特許文献１）。特許文献１に開示された高周波増幅回路は、ドライブ段増幅回路とパワー段増幅回路との２段構成を有する。パワー段増幅回路として、例えば差動増幅回路が用いられる。ドライブ段増幅回路で増幅されたシングルエンド信号がバランで差動信号に変換され、この差動信号がパワー段増幅回路に入力される。
【０００３】
差動回路を構成する２本の差動伝送線路が、１本の仮想直線に関してほぼ線対称に配置されるように、ドライブ段増幅回路、バラン、及びパワー段増幅回路が、この仮想直線に沿って配置される。また、この仮想直線の一方の側に入力整合回路が配置され、他方の側にバイアス回路が配置される。
【先行技術文献】
【特許文献】
【０００４】
特開２０２２－０５１０５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本願の発明者が行った高周波増幅回路の複数の構成要素のレイアウト設計によると、基板上に構成要素が配置されないデッドスペースが発生し、このデッドスペースを削減することが困難であることが判明した。デッドスペースが発生することにより、高周波増幅回路の小型化を図ることが困難である。なお、パワー段増幅回路を差動増幅回路にすると、シングルエンド信号及び差動信号の伝送線路の配置の対称性の崩れを抑制することが好ましい。小型化のみに着目して複数の構成要素を配置すると、この対称性の崩れが大きくなり、その結果特性が劣化してしまう。
【０００６】
本発明の目的は、特性の劣化を抑制し、かつ小型化を図ることが可能な高周波増幅回路を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一観点によると、
基板と、
前記基板に配置され、複数のドライブ段トランジスタを含むドライブ段増幅回路と、
前記基板に配置され、前記ドライブ段増幅回路から出力された高周波信号を、差動信号に変換するバランと、
前記基板に配置され、複数のパワー段トランジスタを含み、前記バランによって変換された差動信号を増幅するパワー段差動増幅回路と、
前記バランを経由して前記複数のドライブ段トランジスタに電源を供給するドライブ段電源端子と
を備え、
前記基板を平面視したとき、前記複数のパワー段トランジスタを包含する最小包含長方形が第１方向に長く、
前記バランは、前記第１方向に関して前記最小包含長方形の範囲内に配置されており、
前記ドライブ段電源端子と前記複数のドライブ段トランジスタとは、前記バランを前記第１方向に挟む位置に配置されている高周波増幅回路が提供される。
【発明の効果】
【０００８】
ドライブ段電源端子、ドライブ段増幅回路、及びパワー段差動増幅回路を、上述のように配置することにより、デッドスペースを削減し、高周波増幅回路の特性の劣化を抑制しつつ小型化を図ることが可能である。
【図面の簡単な説明】
【０００９】
図１は、実施例による高周波増幅回路のブロック図である。
図２は、信号入力端子からバランまでの複数の構成要素の等価回路図である。
図３は、バランから非反転信号出力端子及び反転信号出力端子までの複数の構成要素の等価回路図である。
図４は、ドライブ段バイアス回路及びパワー段バイアス回路の等価回路図である。
図５Ａは、１つのパワー段トランジスタの概略平面図であり、図５Ｂは、図５Ａの一点鎖線５Ｂ－５Ｂにおける断面図である。
図６は、パワー段差動増幅回路の複数の構成要素の平面視における位置関係を示す図である。
図７は、ドライブ段増幅回路の複数の構成要素及びバランの平面視における位置関係を示す図である。
図８は、高周波増幅回路の複数の構成要素の平面視における配置を示す図である。
図９は、比較例による高周波増幅回路の複数の構成要素の平面視における配置を示す図である。
図１０は、図８に示した実施例による高周波増幅回路と、図９に示した比較例による高周波増幅回路とのＡＭＡＭ特性のシミュレーション結果を示すグラフである。
図１１は、他の比較例による高周波増幅回路のドライブ段増幅回路、バラン、及びドライブ段電源端子の平面視における位置関係を示す図である。
図１２は、図８に示した実施例による高周波増幅回路と、図１１に示した比較例による高周波増幅回路とのＡＭＡＭ特性のシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００１０】
図１から図１２までの図面を参照して、一実施例による高周波増幅回路について説明する。
図１は、実施例による高周波増幅回路のブロック図である。実施例による高周波増幅回路の複数の構成要素は、１枚の共通の基板上に形成されている。信号入力端子ＲＦｉｎからシングルエンド信号である高周波信号が高周波増幅回路に入力される。信号入力端子ＲＦｉｎから入力された高周波信号は、入力整合回路４４を経由してドライブ段増幅回路２０に入力される。
（【００１１】以降は省略されています）

関連特許