特許ウォッチ

公開番号2024141657
公報種別公開特許公報(A)
公開日2024-10-10
出願番号2023053435
出願日2023-03-29
発明の名称スイッチ回路
出願人株式会社デンソー
代理人弁理士法人サトー
主分類H03K 17/687 20060101AFI20241003BHJP(基本電子回路)
要約【課題】回路規模の増大を招くことなく、誤動作の発生を防止する。
【解決手段】電圧検出回路2において用いられるスイッチ回路1は、入力ノードNip、Ninとサンプリング容量Csp、Csnとの間を開閉するスイッチSW1～SW4を備えたスイッチ部3と、スイッチ部3の動作を制御するものであり且つスイッチ部3とは異なる電位で動作する制御部4と、を備える。スイッチSW1～SW4は、Pチャネル型のMOSトランジスタ12、13、16、17およびNチャネル型のMOSトランジスタ11、14、15、18が直列接続された構成の直列回路SC1～SC4を含む。MOSトランジスタ11～18のバックゲートは、そのソースに接続されている。制御部4は、駆動容量Cd1～Cd8を介してMOSトランジスタ11～18のゲートを駆動することによりスイッチSW1～SW4のオンオフを制御する構成である。
【選択図】図1
特許請求の範囲【請求項１】
入力ノード（Ｎｉｐ、Ｎｉｎ）の電圧をサンプリングして検出する構成の電圧検出回路（２）において用いられるスイッチ回路であって、
前記入力ノードと前記電圧検出回路に設けられるサンプリング容量（Ｃｓｐ、Ｃｓｎ）との間を開閉するスイッチ（ＳＷ１～ＳＷ４）を備えたスイッチ部（３）と、
前記スイッチ部の動作を制御するものであり且つ前記スイッチ部とは異なる電位で動作する制御部（４）と、
を備え、
前記スイッチは、Ｐチャネル型のＭＯＳトランジスタ（１２、１３、１６、１７）およびＮチャネル型のＭＯＳトランジスタ（１１、１４、１５、１８）が直列接続された構成の直列回路（ＳＣ１～ＳＣ４）を含み、
前記ＭＯＳトランジスタのバックゲートは、そのソースまたはドレインに接続されているか、もしくは、そのソースまたはドレインと同電位の箇所に接続されており、
前記制御部は、駆動容量（Ｃｄ１～Ｃｄ８）を介して前記ＭＯＳトランジスタのゲートを駆動することにより前記スイッチのオンオフを制御する構成であるスイッチ回路。
続きを表示（約 1,600 文字）【請求項２】
前記制御部は、
前記スイッチを構成する複数の前記ＭＯＳトランジスタのそれぞれに対応して設けられた複数の前記駆動容量を備え、
複数の前記駆動容量を介して複数の前記ＭＯＳトランジスタのそれぞれのゲートを独立して駆動する構成である請求項１に記載のスイッチ回路。
【請求項３】
前記制御部は、前記スイッチを構成する前記ＭＯＳトランジスタのゲートに対して、前記ＭＯＳトランジスタをオフするオフレベルおよび前記ＭＯＳトランジスタをオンするオンレベルのうちいずれかになる駆動信号を供給する駆動回路（２０）を備え、
前記駆動回路は、前記スイッチに対応する前記入力ノードの電位を基準として前記駆動信号を生成する請求項１または２に記載のスイッチ回路。
【請求項４】
前記スイッチ（ＳＷ１、ＳＷ３）に含まれる前記直列回路（ＳＣ１、ＳＣ３）では、前記入力ノード（Ｎｉｐ）から前記Ｎチャネル型のＭＯＳトランジスタ（１１、１５）および前記Ｐチャネル型のＭＯＳトランジスタ（１２、１６）という順の配置となっており、
前記スイッチは、前記入力ノードと前記直列回路を構成する２つの前記ＭＯＳトランジスタの相互接続ノードである中間ノード（Ｎ３、Ｎ５）との間に、前記入力ノード側をアノードとして接続される第１ダイオード（Ｄｃ１、Ｄｃ３）を備える請求項１または２に記載のスイッチ回路。
【請求項５】
前記スイッチ（ＳＷ２、ＳＷ４）に含まれる前記直列回路（ＳＣ２、ＳＣ４）では、前記入力ノード（Ｎｉｎ）から前記Ｐチャネル型のＭＯＳトランジスタ（１３、１７）および前記Ｎチャネル型のＭＯＳトランジスタ（１４、１８）という順の配置となっており、
前記スイッチは、前記入力ノードと前記直列回路を構成する２つの前記ＭＯＳトランジスタの相互接続ノードである中間ノード（Ｎ４、Ｎ６）との間に、前記中間ノード側をアノードとして接続される第２ダイオード（Ｄｃ２、Ｄｃ４）を備える請求項１または２に記載のスイッチ回路。
【請求項６】
前記電圧検出回路は、２つの前記入力ノードの各電圧をサンプリングし、それらの差電圧を検出する差動構成となっており、
前記スイッチ部は、
２つの前記入力ノードと差動構成において対をなす２つの前記サンプリング容量との間を開閉するようになっており、
前記スイッチとして、
２つの前記入力ノードのうち高電位側である第１入力ノード（Ｎｉｐ）と２つの前記サンプリング容量の一方である第１サンプリング容量（Ｃｓｐ）との間を開閉する第１スイッチ（ＳＷ１）と、
２つの前記入力ノードのうち低電位側である第２入力ノード（Ｎｉｎ）と２つの前記サンプリング容量の他方である第２サンプリング容量（Ｃｓｎ）との間を開閉する第２スイッチ（ＳＷ２）と、
前記第１入力ノードと前記第２サンプリング容量との間を開閉する第３スイッチ（ＳＷ３）と、
前記第２入力ノードと前記第１サンプリング容量との間を開閉する第４スイッチ（ＳＷ４）と、
を備える請求項１または２に記載のスイッチ回路。
【請求項７】
前記第１スイッチおよび前記第３スイッチに含まれる前記直列回路（ＳＣ１、ＳＣ３）では、前記第１入力ノード側から前記Ｎチャネル型のＭＯＳトランジスタ（１１、１５）および前記Ｐチャネル型のＭＯＳトランジスタ（１２、１６）という順の配置となっており、
前記第２スイッチおよび前記第４スイッチに含まれる前記直列回路（ＳＣ２、ＳＣ４）では、前記第２入力ノード側から前記Ｐチャネル型のＭＯＳトランジスタ（１３、１７）および前記Ｎチャネル型のＭＯＳトランジスタ（１４、１８）という順の配置となっている請求項６に記載のスイッチ回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、入力ノードの電圧をサンプリングして検出する構成の電圧検出回路において用いられるスイッチ回路に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
電池セルの電圧を検出する機能を有する電池監視ＩＣでは、例えばグランド基準の低電位系の制御回路から、それとは電位レベルの異なる例えば高電位系のスイッチのオンオフを制御するＣＣＳＷ回路と呼ばれるスイッチ回路がしばしば用いられている。ＣＣＳＷは、Capacitively-Coupled Switchの略称である。上記構成におけるスイッチとしては、単一のＭＯＳトランジスタからなるアナログスイッチが用いられる。そのため、制御回路は、ＭＯＳトランジスタのゲート・ソース間電圧ＶＧＳをゲート閾値電圧よりも十分に高いハイレベルおよびゲート閾値電圧よりも十分に低いロウレベルに駆動することにより、スイッチのオンオフを制御するようになっている。
【０００３】
具体的には、上記したスイッチ回路は、２つの入力ノードの各電圧をサンプリングし、それらの差電圧、つまり２つの入力ノード間の電圧を検出するスイッチトキャパシタ回路における高電位側入力のスイッチとして用いられる。このような用途において、スイッチとして単一のＭＯＳトランジスタからなるアナログスイッチを用いた場合、次のような問題が生じるおそれがある。すなわち、ＭＯＳトランジスタのボディ－ソース間またはボディ－ドレイン間には、素子構造上、寄生のＰＮ接合ダイオードが存在する。そのため、２つの入力ノード間の電位差の正負が反転した場合、寄生のＰＮ接合ダイオードが順方向に導通してしまい、スイッチのオフ状態を維持できなくなる可能性がある。
【０００４】
このような問題を解決するための従来技術として、特許文献１に開示された技術を挙げることができる。特許文献１には、２つの入力ノードの電圧のうちいずれか高いほうの電圧をＰチャネル型ＭＯＳトランジスタの基板電位として与えるマキシムセレクタと、２つの入力ノードのうちいずれか低いほうの電圧をＮチャネル型ＭＯＳトランジスタの基板電位として与えるミニマムセレクタと、を備えた構成が開示されている。特許文献１記載の従来技術によれば、マキシムセレクタおよびミニマムセレクタを用いて、基板電位と昇圧および降圧基準を切り替えることにより、上記問題の発生を防止することができる。なお、ここで言う「昇圧」とは、ソース電位に対してゲート電位を高くすることを意味し、「降圧」とは、ソース電位に対してゲート電位を低くすることを意味している。
【先行技術文献】
【非特許文献】
【０００５】
特許第６６７３１５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来技術では、マキシムセレクタおよびミニマムセレクタが別途必要となり、その分だけ、回路規模が増大するという懸念がある。また、従来技術では、セレクタ素子としてＰＮ接合ダイオードが用いられる。そのため、従来技術では、ダイオードの順方向電圧ＶＦ分、具体的には例えば０．５Ｖ～０．８Ｖ程度の電圧シフトが残ることから、ボディ電位、つまり基板電位が正確なマキシム電位またはミニマム電位にならず、その分だけ、ＭＯＳトランジスタのゲート・ソース間電圧ＶＧＳが低下してしまう。
【０００７】
ＣＣＳＷ回路では、低電位側回路の駆動振幅に対して、高電位側では、駆動容量とゲート端子に付随する寄生容量との分圧比に応じて振幅が低下し、ゲート駆動振幅が小さくなってしまう。このようなことから、ＣＣＳＷ回路では、高圧側での振幅を十分確保するために、駆動容量の容量値が寄生容量に比較して十分大きくなるように設計を行う必要がある。従来技術では、順方向電圧ＶＦによる電圧シフトがあることから、スイッチを確実にオンオフすることができる十分なゲート駆動振幅を確保するためには、上記電圧シフト分を補うことができるような更に容量値が大きい駆動容量が必要となり、それに伴い更なる回路規模の増大を招くおそれがある。
【０００８】
また、従来技術では、寄生容量などの充放電電流が大きくなることから、回路の消費電流が増加するという問題も生じる。さらに、入力に高周波雑音が重畳して入力電位が変動すると、マキシムセレクタおよびミニマムセレクタの回路では、ダイオードを通して寄生のＰＮ接合ダイオードを充放電するため、マキシム電位およびミニマム電位の追従性を良好にすることが難しい。
【０００９】
そのため、従来技術では、入力変動が大きくマキシムセレクタおよびミニマムセレクタが追従できないと、スイッチを正しくオンオフ駆動することができず、誤動作が生じるおそれがある。なお、特許文献１には、スイッチとして、Ｐチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタとを直列接続した構成も開示されているが、それらＭＯＳトランジスタのボディはマキシムセレクタおよびミニマムセレクタに接続されている。そのため、このような構成であっても、やはりダイオードの順方向電圧ＶＦによる電圧降下があり、上記問題を解決することができない。
【００１０】
本発明は上記事情に鑑みてなされたものであり、その目的は、回路規模の増大を招くことなく、誤動作の発生を防止することができるスイッチ回路を提供することにある。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許