特許ウォッチ

公開番号2024127492
公報種別公開特許公報(A)
公開日2024-09-20
出願番号2023036680
出願日2023-03-09
発明の名称半導体装置
出願人エイブリック株式会社
代理人
主分類H03M 9/00 20060101AFI20240912BHJP(基本電子回路)
要約【課題】クロック信号を送る信号線は不要で、周波数の正確な発振器を不要とするシリアルパラレル変換回路を有する半導体装置を提供する。
【解決手段】入力端子7と、ワンショットパルス生成回路2と、シリアルパラレル変換回路4と、を備え、前記入力端子7は、前記ワンショットパルス生成回路2の入力端子21と前記シリアルパラレル変換回路4のデータ信号入力端子41と、に接続され、前記入力端子7に入力される信号は、スタートビットとデータ信号であり、前記ワンショットパルス生成回路2は、遅延回路8を有し、前記ワンショットパルス生成回路2のクロック信号出力端子22は、前記シリアルパラレル変換回路4のクロック信号入力端子42に接続される半導体装置1とした。
【選択図】図1
特許請求の範囲【請求項１】
入力端子と、
パルス生成回路と、
シリアルパラレル変換回路と、を備え、
前記入力端子は、前記シリアルパラレル変換回路のデータ信号入力端子と前記パルス生成回路の入力端子と、に接続され、
前記入力端子に入力される信号は、スタートビットとデータ信号であり、
前記パルス生成回路は、遅延回路を有し、
前記パルス生成回路の出力端子は、前記シリアルパラレル変換回路のクロック信号入力端子に接続されることを特徴とする半導体装置。
続きを表示（約 470 文字）【請求項２】
更に、ゲート回路制御信号生成回路と、
ゲート回路と、
ヒューズ回路と、を備え、
前記パルス生成回路の出力端子は、更に前記ゲート回路制御信号生成回路の入力端子に接続され、
前記ゲート回路は、前記シリアルパラレル変換回路と前記ヒューズ回路との中間に接続される請求項１記載の半導体装置。
【請求項３】
前記データ信号は、１ビットのデータ信号である請求項１若しくは請求項２記載の半導体装置。
【請求項４】
前記パルス生成回路は、ワンショットパルス生成回路である請求項１若しくは請求項２記載の半導体装置。
【請求項５】
前記ゲート回路制御信号生成回路は、バイナリカウンタと、デコーダを構成する組み合わせ回路と、を備え、
前記バイナリカウンタの出力端子は、前記デコーダを構成する組み合わせ回路の入力端子に接続され、
前記デコーダを構成する組み合わせ回路は、所望のカウント値で活性論理を出力できる論理構成となっている、請求項２記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、シリアルパラレル変換回路を有する半導体装置に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
シリアルパラレル変換回路の信号入力部は、クロック同期入力回路と調歩同期入力回路が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開平８―２０４５８２号公報。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
クロック同期入力回路は、情報を送る信号線以外にクロック信号を送る信号線が必要であるが、受信側（シリアルパラレル変換回路側）に周波数の正確なクロック発振器は不要という特徴がある。調歩同期入力回路は、クロック信号を送る信号線は不要であるが、受信側に周波数の正確なクロック発振器が必要という特徴がある。
【０００５】
本発明は、クロック信号を送る信号線は不要で、かつ周波数の正確な発振器を不要とするシリアルパラレル変換回路を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、入力端子と、パルス生成回路と、シリアルパラレル変換回路と、を備え、前記入力端子は、前記シリアルパラレル変換回路のデータ入力端子と前記パルス生成回路の入力端子と、に接続され、前記入力端子に入力される信号は、スタートビットとデータ信号であり、前記パルス生成回路は、遅延回路を有し、前記パルス生成回路の出力端子は、前記シリアルパラレル変換回路のクロック信号入力端子に接続される構成とした。
【発明の効果】
【０００７】
本発明によれば、クロック信号を送る信号線は不要で、かつ周波数の正確な発振器を不要とするシリアルパラレル変換回路を有する半導体装置を提供することができる。
【図面の簡単な説明】
【０００８】
本発明の第１の実施形態に係る半導体装置のブロック図である。
本発明の第１の実施形態に係る半導体装置のタイミングチャートである。
本発明の第１の実施形態に係るシリアルパラレル変換回路の回路図である。
本発明の第１の実施形態に係るゲート回路制御信号生成回路の回路図である。
本発明の第１の実施形態に係るゲート回路制御信号生成回路のタイミングチャートである。
本発明の第１の実施形態に係るワンショットパルス生成回路の回路図である。
本発明の第１の実施形態に係る遅延回路の回路図である。
本発明の第２の実施形態に係る半導体装置のブロック図である。
本発明の第２の実施形態に係る半導体装置のタイミングチャートである。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態に係る半導体装置を、図面に基づいて説明する。
【００１０】
［第１の実施形態］
図１は、第１の実施形態に係るシリアルパラレル変換回路を有する半導体装置のブロック図である。半導体装置１は、入力端子７と、シリアルパラレル変換回路４と、ワンショットパルス生成回路２と、ゲート回路制御信号生成回路３と、ゲート回路６と、ヒューズ回路５と、を備えている。
（【００１１】以降は省略されています）

関連特許