特許ウォッチ

公開番号2024113920
公報種別公開特許公報(A)
公開日2024-08-23
出願番号2023019202
出願日2023-02-10
発明の名称ADC回路
出願人ローム株式会社
代理人個人,個人
主分類H03M 1/12 20060101AFI20240816BHJP(基本電子回路)
要約【課題】より簡便な構成でインターリーブ方式のADC回路を実現するための技術を提供する。
【解決手段】ADC回路1は、互いに位相の異なる複数のトリガー信号を生成する生成部10と、同一のアナログ信号がそれぞれ入力され、複数のトリガー信号のそれぞれに応じて、アナログ信号をそれぞれA/D変換する複数の自励式ADC(Analog Digital Converter)と、複数の自励式ADCのそれぞれがA/D変換して得たデジタル信号を統合し、出力信号を生成する統合部16と、を備える。生成部は、複数のトリガー信号を生成するように構成されたシフト回路10を含む。
【選択図】図3
特許請求の範囲【請求項１】
互いに位相の異なる複数のトリガー信号を生成する生成部と、
同一のアナログ信号がそれぞれ入力され、前記複数のトリガー信号のそれぞれに応じて、前記アナログ信号をそれぞれＡ／Ｄ変換する複数の自励式ＡＤＣ（Analog Digital Converter）と、
前記複数の自励式ＡＤＣのそれぞれがＡ／Ｄ変換して得たデジタル信号を統合し、出力信号を生成する統合部と、を備え、
前記生成部は、前記複数のトリガー信号を生成するように構成されたシフト回路を含む、
ＡＤＣ回路。
続きを表示（約 450 文字）【請求項２】
前記自励式ＡＤＣは、前記トリガー信号に応じて前記アナログ信号と比較信号とを逐次比較するタイミングを示すタイミング信号を生成し、前記タイミング信号に基づいて前記アナログ信号と前記比較信号とを逐次比較し、逐次比較の結果に基づいて前記アナログ信号をＡ／Ｄ変換する、
請求項１に記載のＡＤＣ回路。
【請求項３】
前記自励式ＡＤＣの数は、ｍ（ｍ：２以上の整数）個であり、
前記シフト回路は、ｍ個のフリップフロップ回路を有し、
前記ｍ個のフリップフロップ回路は、共通のクロック信号がそれぞれ入力され、所定の位相差を有する前記複数のトリガー信号を、前記ｍ個の自励式ＡＤＣに出力するように配置されている、
請求項１に記載のＡＤＣ回路。
【請求項４】
前記シフト回路と前記自励式ＡＤＣとの間に配置されている、前記トリガー信号の立ち上がりまたは立ち下がりのタイミングを補正する補正回路をさらに含む、
請求項１に記載のＡＤＣ回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、ＡＤＣ回路に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
従来より、複数相のスイッチング出力段を所定の位相差で駆動することにより、入力電圧から所望の出力電圧値またはコードを出力するインターリーブ方式のＡＤＣ（Analog-to-Digital Converter）回路が提案されている（特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０１５－２２０９７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、より簡便な構成でＡＤＣ回路を実現する余地があった。
【０００５】
本開示はこうした状況に鑑みてなされたものであり、その例示的な目的の一つは、より簡便な構成でインターリーブ方式のＡＤＣ回路を実現するための技術を提供することにある。
【課題を解決するための手段】
【０００６】
本開示のある態様のＡＤＣ回路は、互いに位相の異なる複数のトリガー信号を生成する生成部と、同一のアナログ信号がそれぞれ入力され、複数のトリガー信号のそれぞれに応じて、アナログ信号をそれぞれＡ／Ｄ変換する複数の自励式ＡＤＣ（Analog Digital Converter）と、複数の自励式ＡＤＣのそれぞれがＡ／Ｄ変換して得たデジタル信号を統合し、出力信号を生成する統合部と、を備える。生成部は、複数のトリガー信号を生成するように構成されたシフト回路を含む。
【０００７】
なお、以上の構成要素の任意の組合せ、本開示の表現を方法、装置、システムなどの間で変換したものもまた、本開示の態様として有効である。
【発明の効果】
【０００８】
本開示によれば、より簡便な構成でインターリーブ方式のＡＤＣ回路を実現するための技術を提供できる。
【図面の簡単な説明】
【０００９】
図１は、背景技術に係るＡＤＣ回路を示す図である。
図２は、背景技術に係るＡＤＣ回路の動作を説明するための図である。
図３は、本開示の一実施形態に係るＡＤＣ回路を示す図である。
図４は、同実施形態に係るシフト回路の構成を示す図である。
図５は、同実施形態に係るシフト回路の動作を説明するためのタイミングチャートである。
図６は、ｍ個のＡＤＣのうちの一つの動作を説明するためのタイミングチャートである。
図７は、ＡＤＣがアナログ信号をデジタル信号に変換する処理を説明するためのタイミングチャートである。
図８は、比較技術１に係るＡＤＣ回路を示す図である。
図９は、比較技術１に係るＡＤＣ回路の動作を説明するためのタイミングチャートである。
図１０は、図９に示す領域Ａを拡大した図である。
図１１は、比較技術２に係るＡＤＣ回路を示す図である。
図１２は、比較技術２に係るＡＤＣ回路の動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【００１０】
（概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
（【００１１】以降は省略されています）

関連特許