特許ウォッチ

公開番号2025063760
公報種別公開特許公報(A)
公開日2025-04-16
出願番号2023173210
出願日2023-10-04
発明の名称回路システム、メイン集積回路、追加コンポーネント集積回路
出願人ローム株式会社
代理人個人,個人
主分類G06F 1/26 20060101AFI20250409BHJP(計算;計数)
要約【課題】回路システムの柔軟な設計のための拡張性を備える集積回路を提供する。
【解決手段】第1集積回路200と第2集積回路300は、単線の通信線102を介して接続され、回路システム100を構成する。複数のコマンドに対応して複数のロー時間がプロトコルで規定されている。第1集積回路200は、送信すべきコマンドに対応するロー時間の間、通信線102の電位をローレベルに固定することにより、当該コマンドを第2集積回路300に送信可能である。
【選択図】図1
特許請求の範囲【請求項１】
第１集積回路と、
第２集積回路と、
前記第１集積回路と前記第２集積回路を接続する単線の通信線と、
を備え、
前記第１集積回路と前記第２集積回路は、前記通信線を利用したオープンドレイン形式の双方向１線インタフェースにより通信可能に接続され、
複数のコマンドに対応して複数のロー時間がプロトコルで規定されており、
前記第１集積回路は、送信すべきコマンドに対応するロー時間の間、前記通信線の電位をローレベルに固定することにより、前記複数のいずれかを第１コマンドとして前記第２集積回路に送信可能である、回路システム。
続きを表示（約 1,000 文字）【請求項２】
前記第２集積回路は、前記複数のコマンドのいずれかである前記第１コマンドを受信すると、前記通信線の電位をローレベルに固定することにより、前記第１集積回路に対して、前記第１コマンドに対応するアクナリッジを返す、請求項１に記載の回路システム。
【請求項３】
前記第２集積回路は、前記複数のコマンドのいずれかである前記第１コマンドを受信すると、当該第１コマンドに対応するロー時間と同じ時間、前記通信線の電位をローレベルに固定することにより、前記複数のコマンド毎に異なるアクナリッジを返す、請求項２に記載の回路システム。
【請求項４】
前記第１集積回路は、前記第１コマンドに対応する前記アクナリッジを受信しないとき、エラー処理を実行する、請求項３に記載の回路システム。
【請求項５】
前記第２集積回路は、第２シーケンサを含み、前記第２シーケンサの複数の状態間の遷移に対応して、前記複数のコマンドが規定される、請求項１から４のいずれかに記載の回路システム。
【請求項６】
同期信号に対応するロー時間が前記プロトコルで規定されており、前記第１集積回路は、前記第１コマンドの送信後、前記同期信号に対応するロー時間の間、前記通信線の電位をローレベルに固定することにより、前記第２集積回路に同期信号を送信可能であり、
前記第２シーケンサは、前記同期信号と同期して動作する、請求項５に記載の回路システム。
【請求項７】
前記第２集積回路は、前記同期信号を受信すると、前記同期信号に対応するロー時間の間、前記通信線の電位をローレベルに固定することにより、前記第１集積回路に対して、前記同期信号に対応するアクナリッジを返す、請求項６に記載の回路システム。
【請求項８】
前記第１集積回路は、第１シーケンサを含み、
前記第１シーケンサは、前記同期信号に対応する前記アクナリッジと同期して動作する、請求項７に記載の回路システム。
【請求項９】
前記第１集積回路は、自身が送信した前記同期信号に対応する前記アクナリッジを受信しないとき、エラー処理を実行する、請求項７に記載の回路システム。
【請求項１０】
前記第１集積回路は、電源管理回路であり、
前記第２集積回路は、電源回路または電源管理回路である、請求項１から４のいずれかに記載の回路システム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、回路システムに関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
携帯電話、タブレット端末、ノート型パーソナルコンピュータ（ＰＣ）、デスクトップＰＣ、ゲーム機器は、演算処理を行うＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）などのマイクロプロセッサを備える。
【０００３】
マイクロプロセッサを搭載する電子機器は、半導体製造プロセスの微細化、搭載する周辺回路の増加、低消費電力化の要請にともない、複数の回路ブロックに細分化されており、回路ブロックごとに独立して電源電圧を制御可能に構成される。
【０００４】
こうした機器において、複数の回路ブロックに対応する複数の電源系統を制御するために、電源コントローラ回路が使用される。電源コントローラ回路は、電源管理ＩＣ（ＰＭＩＣ：Power Management Integrated Circuit）とも称される。
【０００５】
電源コントローラ回路は、シーケンサを備える。シーケンサには、複数の電源レーンのオン、オフを、所定のシーケンスにしたがって確実に制御することが要求される。
【０００６】
電源コントローラ回路は、スロットと呼ばれる時間単位で、複数の電源レーンの制御を行う。たとえば、シーケンス開始後、３スロット目に第１電源レーンをオン、４スロット目に第２電源レーンをオン、６スロット目に第３電源レーンをオン、…のようなシーケンスを組むことが可能である。
【０００７】
［概要］
あるＰＭＩＣを利用して、システムを設計したとする。システムが変更となり、制御対象の電源レーンの個数（レーン数やチャンネル数という）が、もともと使用していたＰＭＩＣの電源レーンの個数を超えると、実績のあるＰＭＩＣが利用できなくなり、実績のない新たなＰＭＩＣを利用してシステムをゼロから再設計する必要が生ずる。もし、システムの変更が生じた場合に、もともと使用していた実績のあるＰＭＩＣを継続して採用することができれば、設計者の負担を大幅に削減できる。
【０００８】
このような問題は、ＰＭＩＣに限らず、さまざまな用途の集積回路において生じうる。
【０００９】
本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、回路システムの柔軟な設計のための拡張性を備える集積回路の提供にある。
【図面の簡単な説明】
【００１０】
図１は、実施形態に係る回路システムのブロック図である。
図２は、図１の回路システムの通信プロトコルを説明する図である。
図３は、図１の回路システムの動作波形図である。
図４は、第１インタフェース回路および第２インタフェース回路に対応するトランシーバの構成例を示すブロック図である。
図５は、電源システムのブロック図である。
（【００１１】以降は省略されています）

関連特許