特許ウォッチ

公開番号2024118023
公報種別公開特許公報(A)
公開日2024-08-30
出願番号2023024182
出願日2023-02-20
発明の名称フィルタ回路
出願人株式会社ミツトヨ
代理人個人,個人
主分類H03K 5/1254 20060101AFI20240823BHJP(基本電子回路)
要約【課題】ノイズを除去することが可能なフィルタ回路の提供を目的とする。
【解決手段】少なくとも1つの第1D型フリップフロップ回路を有し、入力信号が入力される第1回路と、少なくとも1つの第2D型フリップフロップ回路を有し、前記第1回路の出力信号が入力される第2回路と、前記信号、前記第1回路の出力信号および前記第2回路の出力信号が入力される第1AND回路と、前記信号、前記第1回路の出力信号および前記第2回路の出力信号が入力される第1OR回路と、前記第1AND回路の出力信号および前記第1OR回路の出力信号のうちいずれかを選択して出力する選択回路と、前記選択回路の出力信号が入力されるD型フリップフロップ回路と、を具備するフィルタ回路。
【選択図】図2
特許請求の範囲【請求項１】
少なくとも１つの第１Ｄ型フリップフロップ回路を有し、入力信号が入力される第１回路と、
少なくとも１つの第２Ｄ型フリップフロップ回路を有し、前記第１回路の出力信号が入力される第２回路と、
前記信号、前記第１回路の出力信号および前記第２回路の出力信号が入力される第１ＡＮＤ回路と、
前記信号、前記第１回路の出力信号および前記第２回路の出力信号が入力される第１ＯＲ回路と、
前記第１ＡＮＤ回路の出力信号および前記第１ＯＲ回路の出力信号のうちいずれかを選択して出力する選択回路と、
前記選択回路の出力信号が入力されるＤ型フリップフロップ回路と、を具備するフィルタ回路。
続きを表示（約 870 文字）【請求項２】
前記第１回路は複数の第１Ｄ型フリップフロップ回路を有し、
前記第１Ｄ型フリップフロップ回路はフリップフロップアレイを形成し、
前記複数の第１Ｄ型フリップフロップ回路のうち、最も前段の第１Ｄ型フリップフロップ回路に前記入力信号が入力し、
前記第２回路は複数の第２Ｄ型フリップフロップ回路を有し、
前記第２Ｄ型フリップフロップ回路はフリップフロップアレイを形成し、
前記複数の第２Ｄ型フリップフロップ回路のうち、最も前段の第２Ｄ型フリップフロップ回路に前記第１回路の出力信号が入力する請求項１に記載のフィルタ回路。
【請求項３】
決定回路を具備し、
前記決定回路は、前記第１回路のフリップフロップアレイにおいて機能する第１Ｄ型フリップフロップ回路の個数、および前記第２回路のフリップフロップアレイにおいて機能する第２Ｄ型フリップフロップ回路の個数を決定する請求項２に記載のフィルタ回路。
【請求項４】
前記第１回路は複数の第２ＡＮＤ回路と第２ＯＲ回路とを有し、
前記第１回路の複数のＤ型フリップフロップ回路の出力信号が、前記複数の第２ＡＮＤ回路に入力し、
前記複数の第２ＡＮＤ回路の出力信号は前記第２ＯＲ回路に入力し、
前記第２回路は複数の第３ＡＮＤ回路と第３ＯＲ回路とを有し、
前記第２回路の複数のＤ型フリップフロップ回路の出力信号が、前記複数の第３ＡＮＤ回路に入力し、
前記複数の第３ＡＮＤ回路の出力信号は前記第３ＯＲ回路に入力する請求項２または３に記載のフィルタ回路。
【請求項５】
前記決定回路は、複数の端子から電源電圧に接続される端子を選択するスイッチを有し、
前記複数の端子は、前記複数の第２ＡＮＤ回路および前記複数の第３ＡＮＤ回路に接続されている請求項４に記載のフィルタ回路。
【請求項６】
ロータリーエンコーダに設けられる請求項１に記載のフィルタ回路。

発明の詳細な説明【技術分野】
【０００１】
本件は、フィルタ回路に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
入力信号に発生するノイズを除去するためのフィルタ回路が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開昭６２－２３２２１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えばモータなどの回転検出を行うことを目的としてロータリーエンコーダが用いられる。モータなど駆動系の付近ではノイズが多く発生する。ロータリーエンコーダの入力信号にノイズが混入すると、ノイズを除去できず、出力信号にノイズが混入することがあるという問題があった。
【０００５】
１つの側面では、本発明は、ノイズを除去することが可能なフィルタ回路の提供を目的とする。
【課題を解決するための手段】
【０００６】
１つの態様では、フィルタ回路は、少なくとも１つの第１Ｄ型フリップフロップ回路を有し、入力信号が入力される第１回路と、少なくとも１つの第２Ｄ型フリップフロップ回路を有し、前記第１回路の出力信号が入力される第２回路と、前記信号、前記第１回路の出力信号および前記第２回路の出力信号が入力される第１ＡＮＤ回路と、前記信号、前記第１回路の出力信号および前記第２回路の出力信号が入力される第１ＯＲ回路と、前記第１ＡＮＤ回路の出力信号および前記第１ＯＲ回路の出力信号のうちいずれかを選択して出力する選択回路と、前記選択回路の出力信号が入力されるＤ型フリップフロップ回路と、を具備する。
【０００７】
上記フィルタ回路において、前記第１回路は複数の第１Ｄ型フリップフロップ回路を有し、前記第１Ｄ型フリップフロップ回路はフリップフロップアレイを形成し、前記複数の第１Ｄ型フリップフロップ回路のうち、最も前段の第１Ｄ型フリップフロップ回路に前記入力信号が入力し、前記第２回路は複数の第２Ｄ型フリップフロップ回路を有し、前記第２Ｄ型フリップフロップ回路はフリップフロップアレイを形成し、前記複数の第２Ｄ型フリップフロップ回路のうち、最も前段の第２Ｄ型フリップフロップ回路に前記第１回路の出力信号が入力する態様とすることができる。
【０００８】
上記フィルタ回路において、決定回路を具備し、前記決定回路は、前記第１回路のフリップフロップアレイにおいて機能する第１Ｄ型フリップフロップ回路の個数、および前記第２回路のフリップフロップアレイにおいて機能する第２Ｄ型フリップフロップ回路の個数を決定する態様とすることができる。
【０００９】
上記フィルタ回路において、前記第１回路は複数の第２ＡＮＤ回路と第２ＯＲ回路とを有し、前記第１回路の複数のＤ型フリップフロップ回路の出力信号が、前記複数の第２ＡＮＤ回路に入力し、前記複数の第２ＡＮＤ回路の出力信号は前記第２ＯＲ回路に入力し、前記第２回路は複数の第３ＡＮＤ回路と第３ＯＲ回路とを有し、前記第２回路の複数のＤ型フリップフロップ回路の出力信号が、前記複数の第３ＡＮＤ回路に入力し、前記複数の第３ＡＮＤ回路の出力信号は前記第３ＯＲ回路に入力する態様とすることができる。
【００１０】
上記フィルタ回路において、前記決定回路は、複数の端子から電源電圧に接続される端子を選択するスイッチを有し、前記複数の端子は、前記複数の第２ＡＮＤ回路および前記複数の第３ＡＮＤ回路に接続されている態様とすることができる。
（【００１１】以降は省略されています）

関連特許