特許ウォッチ

公開番号2024093966
公報種別公開特許公報(A)
公開日2024-07-09
出願番号2022210641
出願日2022-12-27
発明の名称積層セラミック電子部品、および積層セラミック電子部品の製造方法
出願人太陽誘電株式会社
代理人個人
主分類H01G 4/30 20060101AFI20240702BHJP(基本的電気素子)
要約【課題】耐電圧を向上させることができる積層セラミック電子部品およびその製造方法を提供する。
【解決手段】積層セラミック電子部品は、複数の誘電体層11と複数の内部電極層12とが積層された積層部分を含む素体と、素体10の表面に設けられた1対の外部電極20a,20bと、を備え、一方の外部電極に電気的に接続された内部電極層12と他方の外部電極に電気的に接続された内部電極層12とが互いに対向する容量部14において、中心部141における誘電体粒子40の平均径dが、中心部141の外側の外周部142の少なくとも一部における誘電体粒子40の平均径Dよりも小さい。
【選択図】図5

特許請求の範囲【請求項１】
複数の誘電体層と複数の内部電極層とが積層された積層部分を含む素体と、
前記素体の表面に設けられた１対の外部電極と、を備え、
一方の前記外部電極に電気的に接続された前記内部電極層と他方の前記外部電極に電気的に接続された前記内部電極層とが互いに対向する容量部において、中心部における誘電体粒子の平均径ｄが、前記中心部の外側の外周部の少なくとも一部における誘電体粒子の平均径Ｄよりも小さい、積層セラミック電子部品。
続きを表示（約 930 文字）【請求項２】
前記平均径ｄおよび前記平均径Ｄは、１．０５≦Ｄ／ｄ＜２を満たす、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記平均径ｄおよび前記平均径Ｄは、１２５ｎｍ以上２５０ｎｍ以下である、請求項１または請求項２に記載の積層セラミック電子部品。
【請求項４】
前記複数の誘電体層は、一般式ＡＢＯ
３
で表されるペロブスカイト構造を有し、Ａ／Ｂ比が０．９０以上０．９８以下である、請求項１または請求項２に記載の積層セラミック電子部品。
【請求項５】
前記複数の誘電体層は、チタン酸バリウムを含む請求項１または請求項２に記載の積層セラミック電子部品。
【請求項６】
前記複数の内部電極層は、ニッケルまたはニッケルを主成分とする合金である請求項１または請求項２に記載の積層セラミック電子部品。
【請求項７】
一般式ＡＢＯ
３
で表されるペロブスカイト構造を有する主材料粉末にＢサイト固溶元素を添加し、Ａ／Ｂ比が０．９０以上０．９８以下となるように配合して得られたスラリを塗工してセラミックグリーンシートを得る工程と、
前記セラミックグリーンシート上に内部電極パターンを形成する工程と、
前記内部電極パターンを形成した前記セラミックグリーンシートを積層して積層体を得る工程と、
前記積層体を酸素分圧下１０
－５
～１０
－８
ａｔｍ、温度範囲１１５０℃～１２５０℃で焼成して素体を得る工程と、
前記素体に外部電極を形成する工程と、を含む積層セラミック電子部品の製造方法。
【請求項８】
前記Ｂサイト固溶元素は、チタンまたはジルコニウムの少なくとも一つである請求項７に記載の積層セラミック電子部品の製造方法。
【請求項９】
前記外部電極を形成する工程は、前記積層体に外部電極ペーストを塗布する工程と、
前記積層体および前記外部電極ペーストを同時に焼成する工程と、を含む請求項７または請求項８に記載の積層セラミック電子部品の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、積層セラミック電子部品、および積層セラミック電子部品の製造方法に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
携帯電話を代表とする高周波通信用システムなどにおいて、ノイズを除去するために、積層セラミックコンデンサ（ＭＬＣＣ：Multi-Layer ceramic capacitor）が用いられている（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２００８－２５８４６８号広報
特開２０１４－１５０２４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、電子回路基板に実装される積層セラミックコンデンサの大容量化のニーズが増している。積層セラミックコンデンサにおいて静電容量を上げるためには、誘電体層を薄層かつ多積層にし、誘電体粒子径を大きくすることが望まれる。しかしながら、誘電体層を薄層化して粒子径を大きくすると、誘電体層一層あたりの粒子数が少なくなり、絶縁抵抗の低下や耐電圧の低下などの積層セラミックコンデンサの信頼性悪化が懸念される。したがって誘電体粒子径の構造制御が極めて重要になってきている。
【０００５】
例えば、特許文献１では、内部電極層の周辺部分近傍の誘電体粒子の平均粒径を、内部電極層の中央部分近傍の誘電体粒子と比較して小さくすることで、ショート不良や信頼性不良の発生を抑制する技術が提案されている。特許文献２では、内部電極層間の誘電体最外層と中心部、それらの中間の誘電体粒子の粒子径を特殊な分布にすることで、ＣＲ積を改善させる技術が提案されている。
【０００６】
しかしながら、これらはいずれも中央部の誘電体粒子を大きくする技術であり、耐電圧が低くなってしまうという課題がある。
【０００７】
本発明は、上記課題に鑑みなされたものであり、耐電圧を向上させることができる積層セラミック電子部品およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る積層セラミック電子部品は、複数の誘電体層と複数の内部電極層とが積層された積層部分を含む素体と、前記素体の表面に設けられた１対の外部電極と、を備え、一方の前記外部電極に電気的に接続された前記内部電極層と他方の前記外部電極に電気的に接続された前記内部電極層とが互いに対向する容量部において、中心部における誘電体粒子の平均径ｄが、前記中心部の外側の外周部の少なくとも一部における誘電体粒子の平均径Ｄよりも小さい。
【０００９】
上記積層セラミック電子部品において、前記平均径ｄおよび前記平均径Ｄは、１．０５≦Ｄ／ｄ＜２を満たしてもよい。
【００１０】
上記積層セラミック電子部品において、前記平均径ｄおよび前記平均径Ｄは、１２５ｎｍ以上２５０ｎｍ以下であってもよい。
（【００１１】以降は省略されています）

関連特許