TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2024108876
公報種別
公開特許公報(A)
公開日
2024-08-13
出願番号
2023013496
出願日
2023-01-31
発明の名称
半導体装置
出願人
富士電機株式会社
代理人
個人
,
個人
主分類
H01L
27/06 20060101AFI20240805BHJP(基本的電気素子)
要約
【課題】ノイズ耐量の低下を防止することができる半導体装置を提供する。
【解決手段】第1導電型の基体1と、基体1に設けられ、ハイサイド回路102が形成される第2導電型の第1ウェル領域2と、第1ウェル領域2の周囲に設けられた、第1ウェル領域2よりも低不純物濃度の第2導電型の第1耐圧領域8と、第1ウェル領域2又は第1耐圧領域8の上部に設けられ、第1ウェル領域2よりも高不純物濃度の第2導電型のコンタクト領域5aと、第1耐圧領域8の外周側に、第1耐圧領域8に接して設けられた第
1
導電型の第2耐圧領域3と、第1耐圧領域8のうち、第2耐圧領域3の外周側に形成されるローサイド回路101に対向する部分である対向部8aを、第1ウェル領域2から電気的に分離する第1導電型の第1分離領域6と、ローサイド回路101とハイサイド回路102との間で信号伝達を行うレベルシフタ10a,10bを備える。
【選択図】図2
特許請求の範囲
【請求項1】
第1導電型の基体と、
前記基体に設けられ、ハイサイド回路が形成される第2導電型の第1ウェル領域と、
前記第1ウェル領域の周囲に設けられ、前記第1ウェル領域よりも低不純物濃度の第2導電型の第1耐圧領域と、
前記第1ウェル領域又は前記第1耐圧領域の上部に設けられ、前記第1ウェル領域よりも高不純物濃度の第2導電型のコンタクト領域と、
前記第1耐圧領域の外周側に、前記第1耐圧領域に接して設けられた第2導電型の第2耐圧領域と、
前記第1耐圧領域のうち、前記第2耐圧領域の外周側に形成されるローサイド回路に対向する部分である対向部を、前記第1ウェル領域から電気的に分離する第1導電型の第1分離領域と、
前記ローサイド回路と前記ハイサイド回路との間で信号伝達を行うレベルシフタと、
を備える、半導体装置。
続きを表示(約 720 文字)
【請求項2】
前記対向部と前記コンタクト領域を接続する抵抗を更に備える
請求項1に記載の半導体装置。
【請求項3】
前記第1ウェル領域の上部に設けられた第1導電型の第2ウェル領域と、
前記第2ウェル領域と前記レベルシフタの担体受領領域との間に接続されたダイオードと、
を更に備える、請求項1又は2に記載の半導体装置。
【請求項4】
前記抵抗がポリシリコン抵抗で構成されている
請求項2に記載の半導体装置。
【請求項5】
前記抵抗が拡散抵抗で構成されている
請求項2に記載の半導体装置。
【請求項6】
前記レベルシフタが、前記第2耐圧領域の外周側に設けられている
請求項1又は2に記載の半導体装置。
【請求項7】
前記第1耐圧領域の平面パターンの外形が矩形であり、
前記対向部が、前記矩形の4つの角部のうち、前記ローサイド回路側の2つの角部を含む
請求項1又は2に記載の半導体装置。
【請求項8】
前記レベルシフタの担体受領領域と前記コンタクト領域の間に接続されたレベルシフト抵抗を更に備える
請求項1又は2に記載の半導体装置。
【請求項9】
前記分離領域の両端が、前記第2耐圧領域に接している
請求項1又は2に記載の半導体装置。
【請求項10】
前記対向部が、前記第1耐圧領域のうちの前記ローサイド回路と対向するすべての部分を含む
請求項1又は2に記載の半導体装置。
(【請求項11】以降は省略されています)
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体装置に関する。
続きを表示(約 1,900 文字)
【背景技術】
【0002】
特許文献1は、高耐圧半導体装置において、p
-
シリコン基板にn
-
型拡散領域が環状に形成され、n
-
型拡散領域の内側に接してn拡散領域が環状に形成され、更に、n拡散領域の内側に、所定幅のp
-
基板を挟んで島状のn拡散領域を備えた構成を開示する。
【0003】
特許文献2は、半導体装置において、ハイサイド領域を囲むようにn
-
型の半導体領域であるターミネーション領域を配置し、ターミネーション領域のローサイド領域と対向する位置にレベルシフトトランジスタの形成領域を配置した構成を開示する。
【0004】
特許文献3は、3相分のハイサイド回路領域と、2つのローサイド回路領域とを備えるHVICにおいて、ローサイド回路領域を、ハイサイド回路領域のVBピックアップ領域の配置されていない辺に対向するように配置した構成を開示する。
【先行技術文献】
【特許文献】
【0005】
特開平9-283716号公報(図8)
特開2018-46685号公報(図1)
特許第6798377号公報(図13)
【発明の概要】
【発明が解決しようとする課題】
【0006】
従来のHVJTにおいて、ハイサイド回路に印加されるVB電位やVS電位が、静電気放電(ESD)等により急峻に持ち上がった時、VB電位やVS電位と同電位となるn型ウェルの電位が持ち上がり、更に変位電流が流れることで、n型ウェル直下の基板電位が持ち上がる現象がある。ローサイド回路がこのn型ウェル領域に近いと、基板電位の変動が伝播し、寄生動作を誘発することで、ESD耐量等のノイズ耐量の低下を引き起こす可能性がある。
【0007】
上記問題に鑑み、本発明は、ノイズ耐量の低下を防止することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の一態様は、第1導電型の基体と、基体に設けられ、ハイサイド回路が形成される第2導電型の第1ウェル領域と、第1ウェル領域の周囲に設けられ、第1ウェル領域よりも低不純物濃度の第2導電型の第1耐圧領域と、第1ウェル領域又は第1耐圧領域に設けられ、第1ウェル領域よりも高不純物濃度の第2導電型のコンタクト領域と、第1耐圧領域の外周側に、第1耐圧領域に接して設けられた第2導電型の第2耐圧領域と、第1耐圧領域のうち、第2耐圧領域の外周側に形成されるローサイド回路に対向する部分である対向部を、第1ウェル領域から電気的に分離する第1導電型の第1分離領域と、ローサイド回路とハイサイド回路との間で信号伝達を行うレベルシフタと、を備える半導体装置であることを要旨とする。
【発明の効果】
【0009】
本発明によれば、ノイズ耐量の低下を防止することができる半導体装置を提供することができる。
【図面の簡単な説明】
【0010】
第1実施形態に係る半導体装置の回路図である。
第1実施形態に係る半導体装置の平面図である。
図2のA-A´線で切断した断面図である。
第1実施形態に係る抵抗がポリシリコン抵抗である場合の抵抗を含む領域の断面図である。
第1実施形態に係る抵抗が拡散抵抗である場合の抵抗を含む領域の断面図である。
第1実施形態の比較例に係る半導体装置の断面図である。
図4のA-A´線で切断した断面図である。
第2実施形態に係る半導体装置の平面図である。
図6のB-B´線で切断した断面図である。
第2実施形態の比較例に係る半導体装置の平面図である。
第3実施形態に係る半導体装置の平面図である。
第3実施形態の比較例に係る半導体装置の平面図である。
第4実施形態に係る半導体装置の平面図である。
第4実施形態に係る抵抗を含む領域の断面図である。
第5実施形態に係る半導体装置の平面図である。
第5実施形態の比較例に係る半導体装置の平面図である。
第6実施形態に係る半導体装置の平面図である。
第7実施形態に係る半導体装置の断面図である。
【発明を実施するための形態】
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
富士電機株式会社
冷却装置
20日前
富士電機株式会社
冷却装置
21日前
富士電機株式会社
半導体装置
6日前
富士電機株式会社
半導体装置
6日前
富士電機株式会社
電磁接触器
27日前
富士電機株式会社
半導体装置
6日前
富士電機株式会社
ブッシング
21日前
富士電機株式会社
半導体装置
20日前
富士電機株式会社
半導体装置
6日前
富士電機株式会社
自動販売機
20日前
富士電機株式会社
ショーケース
20日前
富士電機株式会社
沸騰冷却装置
20日前
富士電機株式会社
冷却システム
20日前
富士電機株式会社
電力変換装置
20日前
富士電機株式会社
冷却システム
20日前
富士電機株式会社
冷却システム
20日前
富士電機株式会社
ショーケース
21日前
富士電機株式会社
冷凍サイクル
6日前
富士電機株式会社
沸騰冷却装置
22日前
富士電機株式会社
水質分析装置
27日前
富士電機株式会社
ショーケース
21日前
富士電機株式会社
半導体スイッチ
8日前
富士電機株式会社
窒化物半導体装置
20日前
富士電機株式会社
半導体モジュール
20日前
富士電機株式会社
部分放電測定装置
27日前
富士電機株式会社
無線通信システム
6日前
富士電機株式会社
ガス絶縁開閉装置
6日前
富士電機株式会社
無停電電源システム
21日前
富士電機株式会社
自動販売機システム
20日前
富士電機株式会社
ブラケット補強構造
20日前
富士電機株式会社
集積回路、及び電源回路
6日前
富士電機株式会社
半導体装置およびその製造方法
7日前
富士電機株式会社
電力変換装置及びその制御方法
27日前
富士電機株式会社
膜分離システム、及び膜分離方法
20日前
富士電機株式会社
計測方法、評価方法、および計測装置
20日前
富士電機株式会社
半導体装置および半導体装置の製造方法
20日前
続きを見る
他の特許を見る