特許ウォッチ

公開番号2024108876
公報種別公開特許公報(A)
公開日2024-08-13
出願番号2023013496
出願日2023-01-31
発明の名称半導体装置
出願人富士電機株式会社
代理人個人,個人
主分類H01L 27/06 20060101AFI20240805BHJP(基本的電気素子)
要約【課題】ノイズ耐量の低下を防止することができる半導体装置を提供する。
【解決手段】第1導電型の基体1と、基体1に設けられ、ハイサイド回路102が形成される第2導電型の第1ウェル領域2と、第1ウェル領域2の周囲に設けられた、第1ウェル領域2よりも低不純物濃度の第2導電型の第1耐圧領域8と、第1ウェル領域2又は第1耐圧領域8の上部に設けられ、第1ウェル領域2よりも高不純物濃度の第2導電型のコンタクト領域5aと、第1耐圧領域8の外周側に、第1耐圧領域8に接して設けられた第1導電型の第2耐圧領域3と、第1耐圧領域8のうち、第2耐圧領域3の外周側に形成されるローサイド回路101に対向する部分である対向部8aを、第1ウェル領域2から電気的に分離する第1導電型の第1分離領域6と、ローサイド回路101とハイサイド回路102との間で信号伝達を行うレベルシフタ10a,10bを備える。
【選択図】図2
特許請求の範囲【請求項１】
第１導電型の基体と、
前記基体に設けられ、ハイサイド回路が形成される第２導電型の第１ウェル領域と、
前記第１ウェル領域の周囲に設けられ、前記第１ウェル領域よりも低不純物濃度の第２導電型の第１耐圧領域と、
前記第１ウェル領域又は前記第１耐圧領域の上部に設けられ、前記第１ウェル領域よりも高不純物濃度の第２導電型のコンタクト領域と、
前記第１耐圧領域の外周側に、前記第１耐圧領域に接して設けられた第２導電型の第２耐圧領域と、
前記第１耐圧領域のうち、前記第２耐圧領域の外周側に形成されるローサイド回路に対向する部分である対向部を、前記第１ウェル領域から電気的に分離する第１導電型の第１分離領域と、
前記ローサイド回路と前記ハイサイド回路との間で信号伝達を行うレベルシフタと、
を備える、半導体装置。
続きを表示（約 720 文字）【請求項２】
前記対向部と前記コンタクト領域を接続する抵抗を更に備える
請求項１に記載の半導体装置。
【請求項３】
前記第１ウェル領域の上部に設けられた第１導電型の第２ウェル領域と、
前記第２ウェル領域と前記レベルシフタの担体受領領域との間に接続されたダイオードと、
を更に備える、請求項１又は２に記載の半導体装置。
【請求項４】
前記抵抗がポリシリコン抵抗で構成されている
請求項２に記載の半導体装置。
【請求項５】
前記抵抗が拡散抵抗で構成されている
請求項２に記載の半導体装置。
【請求項６】
前記レベルシフタが、前記第２耐圧領域の外周側に設けられている
請求項１又は２に記載の半導体装置。
【請求項７】
前記第１耐圧領域の平面パターンの外形が矩形であり、
前記対向部が、前記矩形の４つの角部のうち、前記ローサイド回路側の２つの角部を含む
請求項１又は２に記載の半導体装置。
【請求項８】
前記レベルシフタの担体受領領域と前記コンタクト領域の間に接続されたレベルシフト抵抗を更に備える
請求項１又は２に記載の半導体装置。
【請求項９】
前記分離領域の両端が、前記第２耐圧領域に接している
請求項１又は２に記載の半導体装置。
【請求項１０】
前記対向部が、前記第１耐圧領域のうちの前記ローサイド回路と対向するすべての部分を含む
請求項１又は２に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
特許文献１は、高耐圧半導体装置において、ｐ
－
シリコン基板にｎ
－
型拡散領域が環状に形成され、ｎ
－
型拡散領域の内側に接してｎ拡散領域が環状に形成され、更に、ｎ拡散領域の内側に、所定幅のｐ
－
基板を挟んで島状のｎ拡散領域を備えた構成を開示する。
【０００３】
特許文献２は、半導体装置において、ハイサイド領域を囲むようにｎ
－
型の半導体領域であるターミネーション領域を配置し、ターミネーション領域のローサイド領域と対向する位置にレベルシフトトランジスタの形成領域を配置した構成を開示する。
【０００４】
特許文献３は、３相分のハイサイド回路領域と、２つのローサイド回路領域とを備えるＨＶＩＣにおいて、ローサイド回路領域を、ハイサイド回路領域のＶＢピックアップ領域の配置されていない辺に対向するように配置した構成を開示する。
【先行技術文献】
【特許文献】
【０００５】
特開平９－２８３７１６号公報（図８）
特開２０１８－４６６８５号公報（図１）
特許第６７９８３７７号公報（図１３）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来のＨＶＪＴにおいて、ハイサイド回路に印加されるＶＢ電位やＶＳ電位が、静電気放電（ＥＳＤ）等により急峻に持ち上がった時、ＶＢ電位やＶＳ電位と同電位となるｎ型ウェルの電位が持ち上がり、更に変位電流が流れることで、ｎ型ウェル直下の基板電位が持ち上がる現象がある。ローサイド回路がこのｎ型ウェル領域に近いと、基板電位の変動が伝播し、寄生動作を誘発することで、ＥＳＤ耐量等のノイズ耐量の低下を引き起こす可能性がある。
【０００７】
上記問題に鑑み、本発明は、ノイズ耐量の低下を防止することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、第１導電型の基体と、基体に設けられ、ハイサイド回路が形成される第２導電型の第１ウェル領域と、第１ウェル領域の周囲に設けられ、第１ウェル領域よりも低不純物濃度の第２導電型の第１耐圧領域と、第１ウェル領域又は第１耐圧領域に設けられ、第１ウェル領域よりも高不純物濃度の第２導電型のコンタクト領域と、第１耐圧領域の外周側に、第１耐圧領域に接して設けられた第２導電型の第２耐圧領域と、第１耐圧領域のうち、第２耐圧領域の外周側に形成されるローサイド回路に対向する部分である対向部を、第１ウェル領域から電気的に分離する第１導電型の第１分離領域と、ローサイド回路とハイサイド回路との間で信号伝達を行うレベルシフタと、を備える半導体装置であることを要旨とする。
【発明の効果】
【０００９】
本発明によれば、ノイズ耐量の低下を防止することができる半導体装置を提供することができる。
【図面の簡単な説明】
【００１０】
第１実施形態に係る半導体装置の回路図である。
第１実施形態に係る半導体装置の平面図である。
図２のＡ－Ａ´線で切断した断面図である。
第１実施形態に係る抵抗がポリシリコン抵抗である場合の抵抗を含む領域の断面図である。
第１実施形態に係る抵抗が拡散抵抗である場合の抵抗を含む領域の断面図である。
第１実施形態の比較例に係る半導体装置の断面図である。
図４のＡ－Ａ´線で切断した断面図である。
第２実施形態に係る半導体装置の平面図である。
図６のＢ－Ｂ´線で切断した断面図である。
第２実施形態の比較例に係る半導体装置の平面図である。
第３実施形態に係る半導体装置の平面図である。
第３実施形態の比較例に係る半導体装置の平面図である。
第４実施形態に係る半導体装置の平面図である。
第４実施形態に係る抵抗を含む領域の断面図である。
第５実施形態に係る半導体装置の平面図である。
第５実施形態の比較例に係る半導体装置の平面図である。
第６実施形態に係る半導体装置の平面図である。
第７実施形態に係る半導体装置の断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許