特許ウォッチ

公開番号2024112478
公報種別公開特許公報(A)
公開日2024-08-21
出願番号2023017514
出願日2023-02-08
発明の名称半導体装置
出願人三菱電機株式会社
代理人個人,個人
主分類H01L 21/60 20060101AFI20240814BHJP(基本的電気素子)
要約【課題】複数の半導体素子におけるゲートソース間電圧のばらつきを低減可能な技術を提供することを目的とする。
【解決手段】半導体装置は、複数の半導体素子と、金属電極と、制御ワイヤとを備える。複数の半導体素子のそれぞれは、主電流を制御するための制御電極を有する。金属電極には、複数の半導体素子の主電流が流れる。制御ワイヤは、複数の半導体素子のそれぞれの制御電極を直列接続し、主電流が金属電極を流れたときに発生する磁界と鎖交する。
【選択図】図3
特許請求の範囲【請求項１】
それぞれが主電流を制御するための制御電極を有する複数の半導体素子と、
前記複数の半導体素子の前記主電流が流れる金属電極と、
前記複数の半導体素子のそれぞれの前記制御電極を直列接続し、前記主電流が前記金属電極を流れたときに発生する磁界と鎖交する制御ワイヤと
を備える、半導体装置。
続きを表示（約 490 文字）【請求項２】
請求項１に記載の半導体装置であって、
前記制御ワイヤは、前記主電流が前記金属電極で流れる方向から視て前記金属電極の端部近傍に設けられている、半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置であって、
前記磁界によって前記半導体素子の前記制御電極に累積的に印加されるべき誘導起電力に基づいて、前記制御ワイヤのうち当該誘導起電力に対応する部分と前記金属電極との間の距離とが設定されている、半導体装置。
【請求項４】
請求項１または請求項２に記載の半導体装置であって、
前記磁界によって前記半導体素子の前記制御電極に累積的に印加されるべき誘導起電力に基づいて、前記制御ワイヤのうち当該誘導起電力に対応する部分の延在方向と、前記金属電極での前記主電流の方向とが平面視でなす角度が設定されている、半導体装置。
【請求項５】
請求項１または請求項２に記載の半導体装置であって、
前記金属電極のうち前記制御ワイヤ側の面に設けられた絶縁層をさらに備える、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
一般的に、複数の半導体素子のスイッチングがオンする時には、配線構造が原因で複数の半導体素子においてソース電位のばらつきが生じる。このようなソース電位のばらつきは、複数の半導体素子にゲートソース間電圧のばらつきを生じさせるため、スイッチングがオンである時に流れる主電流が、複数の半導体素子のいずれかに集中してしまう場合がある。この結果、半導体装置の信頼性が低下してしまうという問題がある。そこで特許文献１では、ゲートソース間電圧のばらつきを低減するために、ゲートワイヤに誘導起電力を発生させる技術が提案されている。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１８／１９３９２９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来技術では、ゲートワイヤと、磁界を生じさせる電流の経路との間の平面視での距離を調整し、当該磁界によってゲートワイヤに発生する誘導起電力の大きさを調整することによって、複数の半導体素子におけるゲートソース間電圧のばらつきを低減している。しかしながら、例えば、半導体装置の設計上、上記距離をなるべく同等にすることが求められる場合に、従来技術では、ゲートソース間電圧のばらつきを低減できないという問題がある。
【０００５】
そこで、本開示は、上記のような問題点に鑑みてなされたものであり、複数の半導体素子におけるゲートソース間電圧のばらつきを低減可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、それぞれが主電流を制御するための制御電極を有する複数の半導体素子と、前記複数の半導体素子の前記主電流が流れる金属電極と、前記複数の半導体素子のそれぞれの前記制御電極を直列接続し、前記主電流が前記金属電極を流れたときに発生する磁界と鎖交する制御ワイヤとを備える。
【発明の効果】
【０００７】
本開示によれば、複数の半導体素子のそれぞれの制御電極を直列接続する制御ワイヤが、主電流が金属電極を流れたときに発生する磁界と鎖交するように設けられている。このような構成によれば、複数の半導体素子におけるゲートソース間電圧のばらつきを低減することができる。
【図面の簡単な説明】
【０００８】
実施の形態１に係る半導体装置の構成を示す上面模式図である。
実施の形態１に係る半導体装置の構成を示す断面模式図である。
実施の形態１に係る半導体装置の構成を示す断面模式図である。
実施の形態１に係る半導体装置の構成を示す上面模式図である。
実施の形態１に係る各半導体素子のソース電位のばらつき及びゲート電位の変動を示す模式図である。
実施の形態１に係る各半導体装置に発生する誘導起電力を説明するための回路図である。
実施の形態１に係る各半導体装置に発生する誘導起電力を説明するための模式図である。
変形例に係る半導体装置の構成を示す上面模式図である。
変形例に係る半導体装置の構成を示す断面模式図である。
実施の形態２に係る半導体装置の構成を示す断面模式図である。
実施の形態３に係る半導体装置の構成を示す断面模式図である。
実施の形態４に係る半導体装置の構成を示す上面模式図である。
実施の形態５に係る半導体装置の構成を示す断面模式図である。
【発明を実施するための形態】
【０００９】
以下、添付される図面を参照しながら実施の形態について説明する。以下の各実施の形態で説明される特徴は例示であり、すべての特徴は必ずしも必須ではない。また、以下に示される説明では、複数の実施の形態において同様の構成要素には同じまたは類似する符号を付し、異なる構成要素について主に説明する。また、以下に記載される説明において、「上」、「下」、「左」、「右」、「おもて」または「裏」などの特定の位置及び方向は、実際の実施時の位置及び方向とは必ず一致しなくてもよい。
【００１０】
＜実施の形態１＞
図１は、本実施の形態１に係る半導体装置の構成を示す上面模式図である。図２及び図３は、それぞれ図１のＡ－Ａ’破線及びＢ－Ｂ’破線における断面模式図である。図４は図１の構成から一部を除いた構成を示す上面模式図である。
（【００１１】以降は省略されています）

関連特許