特許ウォッチ

公開番号2024110243
公報種別公開特許公報(A)
公開日2024-08-15
出願番号2023014719
出願日2023-02-02
発明の名称半導体装置
出願人住友電気工業株式会社
代理人個人
主分類H01L 23/50 20060101AFI20240807BHJP(基本的電気素子)
要約【課題】ベース部からリードを介した外部への熱の伝導を抑制することが可能な半導体装置を提供する。
【解決手段】半導体装置100は、半導体チップ30と、前記半導体チップ30が搭載されたベース部12と、前記ベース部12と分離され前記半導体チップ30と電気的に接続された第1リード13a、13bと、前記ベース部12と分離された第2リード14と、を備えるリードフレーム10と、前記ベース部12と前記第2リード14とを電気的に接続するボンディングワイヤ44と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
半導体チップと、
前記半導体チップが搭載されたベース部と、前記ベース部と分離され前記半導体チップと電気的に接続された第１リードと、前記ベース部と分離された第２リードと、を備えるリードフレームと、
前記ベース部と前記第２リードとを電気的に接続するボンディングワイヤと、
を備える半導体装置。
続きを表示（約 1,500 文字）【請求項２】
前記リードフレームは、前記ベース部と接続された第３リードを備える請求項１に記載の半導体装置。
【請求項３】
前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の最短距離は、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の最短距離より長い請求項２に記載の半導体装置。
【請求項４】
前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の少なくとも一部に少なくとも一部が設けられ、受動素子を有し能動素子を有さない受動チップを備え、
前記半導体チップは、能動素子を備え、
前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間に前記受動チップは搭載されていない請求項２に記載の半導体装置。
【請求項５】
前記ベース部に搭載された受動チップを備え、
前記半導体チップはトランジスタを備え、
前記受動チップは、前記トランジスタと入力端子または出力端子とのインピーダンスを整合させる整合回路の少なくとも一部を備え、
前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続され、
前記受動チップの少なくとも一部は、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の少なくとも一部に設けられ、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間には搭載されていない請求項２に記載の半導体装置。
【請求項６】
前記リードフレームと、前記半導体チップを封止する封止部を備え、
前記第１リードは、高周波信号が入力する入力リードと、高周波信号が出力する出力リードと、を含み、
前記入力リードおよび前記出力リードは、前記封止部の対向する一対の第１辺にそれぞれ設けられ、
前記第３リードは、前記一対の第１辺の少なくとも一方に設けられ、前記封止部の別の対向する一対の第２辺には設けられておらず、
前記第２リードは、前記一対の第２辺の少なくとも一方に設けられている請求項５に記載の半導体装置。
【請求項７】
前記ベース部に搭載された受動チップを備え、
前記半導体チップはトランジスタを備え、
前記受動チップは、前記トランジスタと入力端子または出力端子とのインピーダンスを整合させる整合回路の少なくとも一部を備え、
前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続された請求項１から請求項４のいずれか一項に記載の半導体装置。
【請求項８】
前記リードフレームと、前記半導体チップを封止し、互いに対向する第１面および第２面を有する封止部を備え、
前記第１リードの端部および前記第２リードの端部は前記第１面から露出し、
前記ベース部の前記半導体チップが搭載された面と反対の面は前記第２面から露出する請求項１から請求項５のいずれか一項に記載の半導体装置。
【請求項９】
前記第１リードにおける前記第１面から露出した端部および前記第２リードにおける前記第１面から露出した端部は、接合部材を用い回路基板に接合される請求項８に記載の半導体装置。
【請求項１０】
前記第２面から露出した前記ベース部の前記反対の面は、放熱部材に接合される請求項９に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 3,100 文字）【背景技術】
【０００２】
半導体チップをリードフレームに搭載した半導体装置が知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特開平１０－０５０８９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
リードフレームのベース部には、ベース部に接続されたリードを介しグランド電位等の基準電位が供給される。ベース部に搭載された半導体チップが発熱すると、リードを介して熱が外部の基板等に伝導してしまう。これにより、外部の基板または外部の基板と半導体装置との接合部に不具合が生じることがある。
【０００５】
本開示は、上記課題に鑑みなされたものであり、ベース部からリードを介した外部への熱の伝導を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一実施形態は、半導体チップと、前記半導体チップが搭載されたベース部と、前記ベース部と分離され前記半導体チップと電気的に接続された第１リードと、前記ベース部と分離された第２リードと、を備えるリードフレームと、前記ベース部と前記第２リードとを電気的に接続するボンディングワイヤと、を備える半導体装置である。
【発明の効果】
【０００７】
本開示によれば、ベース部からリードを介した外部への熱の伝導を抑制することができる。
【図面の簡単な説明】
【０００８】
図１は、実施例１に係る半導体装置の平面図である。
図２は、図１のＡ－Ａ断面図である。
図３は、図１のＢ－Ｂ断面図である。
図４は、実施例１に係る半導体装置が回路基板に実装された断面図である。
図５は、比較例１に係る半導体装置の平面図である。
図６は、比較例１に係る半導体装置が回路基板に実装された断面図である。
図７は、実施例２に係る半導体装置のブロック図である。
図８は、実施例２に係る半導体装置の平面図である。
図９は、図８のＡ－Ａ断面図である。
図１０は、実施例３に係る半導体装置のブロック図である。
図１１は、実施例３に係る半導体装置の平面図である。
図１２は、実施例３に係る半導体装置の斜視図である。
【発明を実施するための形態】
【０００９】
［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、半導体チップと、前記半導体チップが搭載されたベース部と、前記ベース部と分離され前記半導体チップと電気的に接続された第１リードと、前記ベース部と分離された第２リードと、を備えるリードフレームと、前記ベース部と前記第２リードとを電気的に接続するボンディングワイヤと、を備える半導体装置である。これにより、ベース部からリードを介した外部への熱の伝導を抑制できる。
（２）上記（１）において、前記リードフレームは、前記ベース部と接続された第３リードを備えてもよい。これにより、ベース部と第１リードおよび第２リードとの分離を抑制できる。
（３）上記（２）において、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の最短距離は、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の最短距離より長くしてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（４）上記（２）において、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の少なくとも一部に少なくとも一部が設けられ、受動素子を有し能動素子を有さない受動チップを備え、前記半導体チップは、能動素子を備え、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間に前記受動チップは搭載されていなくてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（５）上記（２）において、前記ベース部に搭載された受動チップを備え、前記半導体チップはトランジスタを備え、前記受動チップは、前記トランジスタと入力端子または出力端子とのインピーダンスを整合させる整合回路の少なくとも一部を備え、前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続され、前記受動チップの少なくとも一部は、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の少なくとも一部に設けられ、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間には搭載されていなくてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（６）上記（５）において、前記リードフレームと、前記半導体チップを封止する封止部を備え、前記第１リードは、高周波信号が入力する入力リードと、高周波信号が出力する出力リードと、を含み、前記入力リードおよび前記出力リードは、前記封止部の対向する一対の第１辺にそれぞれ設けられ、前記第３リードは、前記一対の第１辺の少なくとも一方に設けられ、前記封止部の別の対向する一対の第２辺には設けられておらず、前記第２リードは、前記一対の第２辺の少なくとも一方に設けられていてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（７）上記（１）から（４）のいずれかにおいて、前記ベース部に搭載された受動チップを備え、前記半導体チップはトランジスタを備え、前記受動チップは、前記トランジスタと入力端子または出力端子とのインピーダンスを整合させる整合回路の少なくとも一部を備え、前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続されていてもよい。これにより、トランジスタにおいて発生した熱のリードを介した外部への伝導を抑制できる。
（８）上記（１）から（５）のいずれかにおいて、前記リードフレームと、前記半導体チップを封止し、互いに対向する第１面および第２面を有する封止部を備え、前記第１リードの端部および前記第２リードの端部は前記第１面から露出し、前記ベース部の前記半導体チップが搭載された面と反対の面は前記第２面から露出してもよい。これにより、半導体チップへの電気的な接続は第１面から行い、半導体チップの熱の放出は第２面から行うことができる。
（９）上記（８）において、前記第１リードにおける前記第１面から露出した端部および前記第２リードにおける前記第１面から露出した端部は、接合部材を用い回路基板に接合されていてもよい。これにより、接合部材の劣化を抑制できる。
（１０）上記（９）において、前記第２面から露出した前記ベース部の前記反対の面は、放熱部材に接合されていてもよい。これにより、半導体チップにおいて発生した熱を主に放熱部材から放出できる。
【００１０】
［本開示の実施形態の詳細］
本開示の実施形態にかかる半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
（【００１１】以降は省略されています）

関連特許