特許ウォッチ

公開番号2024053754
公報種別公開特許公報(A)
公開日2024-04-16
出願番号2022160150
出願日2022-10-04
発明の名称半導体装置及びその製造方法
出願人三菱電機株式会社
代理人個人,個人
主分類H01L 29/78 20060101AFI20240409BHJP(基本的電気素子)
要約【課題】IGBTの入力容量を増加させ、かつ、ゲートリーク電流を抑制する構造の半導体装置を得る。
【解決手段】IGBT領域10内の隣接アクティブトレンチ11y及びダイオード領域20内の隣接容量調整トレンチ22xはそれぞれ平面視してY方向に延びてストライプ状に設けられている。複数の交差トレンチ23はそれぞれ平面視してY方向に直角に交差するX方向に延びてストライプ状に設けられている。複数の交差トレンチ23はそれぞれ平面視して隣接容量調整トレンチ22xから隣接アクティブトレンチ11yにかけて設けられる。したがって、交差トレンチ23内の交差トレンチ用電極23aを介して、隣接アクティブトレンチ11yのゲート電極11aと隣接容量調整トレンチ22xの容量調整電極22aとが電気的に接続される。
【選択図】図1
特許請求の範囲【請求項１】
内部にＩＧＢＴを有するＩＧＢＴ領域と、内部にダイオードを有するダイオード領域とを含んで構成される半導体装置であって、
第１及び第２の主面を有する半導体基板と、
前記半導体基板に設けられる第１の導電型のドリフト層と、
前記半導体基板に設けられ、前記ドリフト層に対し前記第１の主面側に選択的に配置される第２の導電型のベース層と、
前記半導体基板に設けられ、前記ドリフト層に対し前記第１の主面側に選択的に配置される第２の導電型のアノード層と、
前記半導体基板の前記第１の主面上に設けられるエミッタ電極とを備え、
前記ＩＧＢＴ領域及び前記ダイオード領域間で前記ドリフト層及び前記エミッタ電極が共用され、前記ＩＧＢＴ領域で前記ベース層が利用され、前記ダイオード領域で前記アノード層が利用され、
前記半導体装置は、
前記第１の主面側から前記ベース層を貫通して前記ドリフト層の一部に達する領域に設けられるアクティブトレンチと、
前記第１の主面側から前記アノード層を貫通して前記ドリフト層の一部に達する領域に設けられるダイオードトレンチと、
前記第１の主面側から少なくとも前記アノード層の一部にかけて設けられる容量調整トレンチと、
前記第１の主面側から前記ベース層または前記アノード層を貫通して前記ドリフト層の一部に達する領域に設けられる交差トレンチとをさらに備え、
前記ＩＧＢＴ領域及び前記ダイオード領域間で前記交差トレンチが共用され、前記ＩＧＢＴ領域で前記アクティブトレンチが利用され、前記ダイオード領域で前記ダイオードトレンチ及び前記容量調整トレンチが利用され、
前記アクティブトレンチ内にゲート絶縁膜を介してゲート電極が埋め込まれ、
前記ダイオードトレンチ内にダイオード絶縁膜を介してダイオード電極が埋め込まれ、
前記容量調整トレンチ内に容量調整絶縁膜を介して容量調整電極が埋め込まれ、
前記交差トレンチ内に交差トレンチ用絶縁膜を介して交差トレンチ用電極が埋め込まれ、
前記ダイオード電極は前記エミッタ電極に電気的に接続され、
前記交差トレンチは平面視して前記容量調整トレンチから前記アクティブトレンチにかけて設けられ、前記交差トレンチ用電極を介して、前記ゲート電極と前記容量調整電極とが電気的に接続されることを特徴する、
半導体装置。
続きを表示（約 1,600 文字）【請求項２】
請求項１記載の半導体装置であって、
前記容量調整トレンチは複数の容量調整トレンチを含み、前記容量調整電極は前記複数の容量調整トレンチに対応する複数の容量調整電極を含み、
前記交差トレンチは平面視して前記複数の容量調整トレンチ間に設けられ、前記交差トレンチ用電極を介して、前記複数の容量調整電極間が電気的に接続される、
半導体装置。
【請求項３】
請求項２記載の半導体装置であって、
前記容量調整トレンチは、前記第１の主面側から前記アノード層を貫通して前記ドリフト層の一部に達する領域に設けられ、
前記アノード層は前記ベース層と比較的して前記第２の主面側への形成深さが深い、
半導体装置。
【請求項４】
請求項２または請求項３記載の半導体装置であって、
前記複数の容量調整トレンチは、前記アクティブトレンチに最も近い位置に設けられる隣接容量調整トレンチと前記隣接容量調整トレンチ以外の中間容量調整トレンチとを含み、
前記隣接容量調整トレンチは第１の深さを有し、前記第１の深さは、前記第１の主面側から前記アノード層を貫通して前記ドリフト層の一部に達する深さであり、
前記中間容量調整トレンチは底面が前記アノード層内に設けられる第２の深さを有する、
半導体装置。
【請求項５】
請求項２または請求項３記載の半導体装置であって、
前記アクティブトレンチは複数のアクティブトレンチを含み、前記ゲート電極は前記複数のアクティブトレンチに対応する複数のゲート電極を含み、
前記複数のアクティブトレンチのうち隣接するアクティブトレンチ間は第１の間隔を隔てて配置され、
前記複数の容量調整トレンチのうち隣接する容量調整トレンチ間は、前記第１の間隔より狭い第２の間隔を隔てて配置される、
半導体装置。
【請求項６】
請求項１から請求項３のうち、いずれか１項に記載の半導体装置であって、
前記ゲート絶縁膜は第１の膜厚を有し、
前記容量調整絶縁膜は前記第１の膜厚より薄い第２の膜厚を有する、
半導体装置。
【請求項７】
請求項１から請求項３のうち、いずれか１項に記載の半導体装置であって、
前記ダイオードトレンチは、前記アクティブトレンチに最も近い位置に設けられる隣接ダイオードトレンチを含み、
前記容量調整トレンチは、前記隣接ダイオードトレンチに対し、前記アクティブトレンチから遠ざかる方向に隣接する隣接容量調整トレンチを含み、
前記交差トレンチは、平面視して前記隣接容量調整トレンチから前記アクティブトレンチにかけて設けられ、前記交差トレンチ用電極を介して、前記隣接容量調整トレンチの前記容量調整電極と前記ゲート電極とが電気的に接続され、かつ、前記隣接ダイオードトレンチの前記ダイオード電極と前記交差トレンチ用電極とは電気的接続関係を有さない、
半導体装置。
【請求項８】
請求項７記載の半導体装置であって、
前記隣接ダイオードトレンチはトレンチ非形成領域を挟んで各々が離散して設けられる複数の部分トレンチを含み、
前記交差トレンチは、平面視して前記トレンチ非形成領域を交差して設けられる、
半導体装置。
【請求項９】
請求項１から請求項３のうち、いずれか１項に記載の半導体装置を製造する、半導体装置の製造方法であって、
(a) 前記アクティブトレンチを形成するステップと、
(b) 前記ダイオードトレンチを形成するステップと、
(c) 前記容量調整トレンチを形成するステップと、
(d) 前記交差トレンチを形成するステップとを備え、
前記ステップ(a)～(d)は同時に実行される、
半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、ＩＧＢＴ領域及びダイオード領域を含んで構成される半導体装置及びその製造方法に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
電力用の半導体装置の高性能化と低コスト化のため、逆導通型絶縁ゲートバイポーラトランジスタ（ＲＣ－ＩＧＢＴ:Reverse Conducting:IGBT）などが開発されている。以下では、逆導通型絶縁ゲートバイポーラトランジスタを「ＲＣ－ＩＧＢＴ」と称して説明する。ＲＣ－ＩＧＢＴは双方向に通電できる半導体装置であり、例えばＩＧＢＴとダイオードを同一半導体基板に内蔵して一体化したものがある。
【０００３】
ＲＣ―ＩＧＢＴとして、ダイオード領域に設けられるトレンチを用いて容量を調整する構造が例えば特許文献１に提案されている。なお、トレンチ内には絶縁膜を介して電極材料が埋め込まれている。特許文献１では、ダイオード領域のトレンチを、半導体基板上に形成されるゲート配線部で引き上げてＩＧＢＴのゲート電位に接続するゲート接続構造を採用していた。
【先行技術文献】
【特許文献】
【０００４】
特開２０１２―４３８９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１等で開示された従来のゲート接続構造は、ダイオード領域に形成する複数のトレンチの総数を増加させると、複数のトレンチそれぞれにゲート引上部との接続領域を設ける必要があり、ゲート引上部との接続領域の個数も増加する。複数のトレンチそれぞれの接続領域は通常、端部に設けられる。
【０００６】
このため、従来のゲート接続構造は、ゲート引き上部との接続領域に電界集中が起き易い構造となる。したがって、従来のゲート接続構造は、ゲートリーク電流を増加させるように作用するため、入力容量を増加させる目的でダイオード領域に設けるトレンチ数を増加させると、ゲートリーク電流が増加してしまうという問題点があった。なお、入力容量とは、具体的には、ＩＧＢＴのゲート・エミッタ間容量Cgeとゲート・コレクタ間容量Cgcとの合計値を意味する。
【０００７】
本開示は上記問題点を解決するためになされたもので、ＩＧＢＴの入力容量を増加させ、かつ、ゲートリーク電流を抑制する構造の半導体装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
本開示に係る半導体装置は、内部にＩＧＢＴを有するＩＧＢＴ領域と、内部にダイオードを有するダイオード領域とを含んで構成される半導体装置であって、第１及び第２の主面を有する半導体基板と、前記半導体基板に設けられる第１の導電型のドリフト層と、前記半導体基板に設けられ、前記ドリフト層に対し前記第１の主面側に選択的に配置される第２の導電型のベース層と、前記半導体基板に設けられ、前記ドリフト層に対し前記第１の主面側に選択的に配置される第２の導電型のアノード層と、前記半導体基板の前記第１の主面上に設けられるエミッタ電極とを備え、前記ＩＧＢＴ領域及び前記ダイオード領域間で前記ドリフト層及び前記エミッタ電極が共用され、前記ＩＧＢＴ領域で前記ベース層が利用され、前記ダイオード領域で前記アノード層が利用され、前記半導体装置は、前記第１の主面側から前記ベース層を貫通して前記ドリフト層の一部に達する領域に設けられるアクティブトレンチと、前記第１の主面側から前記アノード層を貫通して前記ドリフト層の一部に達する領域に設けられるダイオードトレンチと、前記第１の主面側から少なくとも前記アノード層の一部にかけて設けられる容量調整トレンチと、前記第１の主面側から前記ベース層または前記アノード層を貫通して前記ドリフト層の一部に達する領域に設けられる交差トレンチとをさらに備え、前記ＩＧＢＴ領域及び前記ダイオード領域間で前記交差トレンチが共用され、前記ＩＧＢＴ領域で前記アクティブトレンチが利用され、前記ダイオード領域で前記ダイオードトレンチ及び前記容量調整トレンチが利用され、前記アクティブトレンチ内にゲート絶縁膜を介してゲート電極が埋め込まれ、前記ダイオードトレンチ内にダイオード絶縁膜を介してダイオード電極が埋め込まれ、前記容量調整トレンチ内に容量調整絶縁膜を介して容量調整電極が埋め込まれ、前記交差トレンチ内に交差トレンチ用絶縁膜を介して交差トレンチ用電極が埋め込まれ、前記ダイオード電極は前記エミッタ電極に電気的に接続され、前記交差トレンチは平面視して前記容量調整トレンチから前記アクティブトレンチにかけて設けられ、前記交差トレンチ用電極を介して、前記ゲート電極と前記容量調整電極とが電気的に接続されることを特徴する。
【発明の効果】
【０００９】
本開示の半導体装置において、ＩＧＢＴ領域に設けられるゲート電極は、半導体基板内に設けられる交差トレンチ用電極を介して、ダイオード領域に設けられる容量調整電極と電気的に接続されている。
【００１０】
このため、本開示の半導体装置は、アクティブトレンチの数を増やすことなく、ＩＧＢＴの入力容量の増加を図り、かつ、ゲートリーク電流の抑制を図ることができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許