特許ウォッチ

公開番号2024050374
公報種別公開特許公報(A)
公開日2024-04-10
出願番号2022210337
出願日2022-12-27
発明の名称半導体装置
出願人エイブリック株式会社
代理人
主分類H01L 21/822 20060101AFI20240403BHJP(基本的電気素子)
要約【課題】チップ面積の増加を抑制し、かつ出力トランジスタの温度上昇による誤動作の発生を抑制することができる半導体装置の提供。
【解決手段】
半導体装置10は、P型半導体基板101と、P型半導体基板101の表面に形成された出力トランジスタ140と、出力トランジスタ140よりも上層に形成された第1の絶縁膜103と、第1の絶縁膜103の上に形成された金属配線膜146、147と、第1の絶縁膜103及び前記金属配線膜146、147の上に形成された第2の絶縁膜104と、第2の絶縁膜104の上に形成された感熱素子110aとを有し、感熱素子110aは、酸化物半導体膜を用いた薄膜トランジスタとした。
【選択図】図1
特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板の表面に形成された出力トランジスタと、
前記出力トランジスタよりも上層に形成された第１の絶縁膜と、
前記第１の絶縁膜の上に形成された金属配線膜と、
前記第１の絶縁膜及び前記金属配線膜の上に形成された第２の絶縁膜と、
前記第２の絶縁膜の上に形成された感熱素子と、
を有し、
前記感熱素子は、酸化物半導体膜を用いた薄膜トランジスタであることを特徴とする半導体装置。
続きを表示（約 180 文字）【請求項２】
前記感熱素子は、並列に接続された前記薄膜トランジスタを複数個備え、平面視において、前記出力トランジスタの面積よりも大きいことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記感熱素子は、平面視において前記出力トランジスタの少なくとも一部が重なる位置に配置されていることを特徴とする請求項１又は２記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
ＬＤＯやＤＣ－ＤＣコンバータなど、電子機器へ数１００ｍＡ以上の大電流を供給する半導体装置は、その電流を制御するための出力トランジスタを備えている。出力トランジスタにそのような大電流が流れると、その電流量とチャネル抵抗の積に基づくジュール熱が発生する場合がある。このような場合には、出力トランジスタの温度が上昇し、半導体装置は意図しない誤動作が発生するときがある。
この出力トランジスタの温度上昇による半導体装置の誤動作の発生を抑制するため、大電流を供給する半導体装置は、一定の温度上昇を検知する感熱素子を備えることが多い。そして、この感熱素子の検出信号を元に出力トランジスタの動作を制御する過熱保護回路によって出力トランジスタの誤動作の発生を抑制する。
【０００３】
感熱素子の一例としては、出力トランジスタの上に絶縁膜を形成し、その上に多結晶シリコンダイオードを形成するものが提案されている（例えば、特許文献１など参照）。この感熱素子は、多結晶シリコンダイオードの順方向に一定の電流を流した時の順方向電圧が、温度に依存して変化することを検出して出力トランジスタの動作を制御することで、半導体装置の誤動作の発生を抑制している。
【先行技術文献】
【特許文献】
【０００４】
特開平８－２３６７０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一つの側面では、チップ面積の増加を抑制し、かつ出力トランジスタの温度上昇による誤動作の発生を抑制することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態における半導体装置は、
半導体基板と、
前記半導体基板に形成された出力トランジスタと、
前記出力トランジスタの上に形成された第１の絶縁膜と、
前記第１の絶縁膜の上に形成された金属層と、
前記第１の絶縁膜及び前記金属層の上に形成された第２の絶縁膜と、
前記第２の絶縁膜の上に形成された感熱素子と、
を有し、
前記感熱素子は、酸化物半導体膜を用いた薄膜トランジスタである。
【発明の効果】
【０００７】
本発明の一つの側面によれば、チップ面積の増加を抑制し、かつ出力トランジスタの温度上昇による誤動作の発生を抑制することができる半導体装置を提供することができる。
【図面の簡単な説明】
【０００８】
図１は、第１の実施形態における半導体装置を示す概略回路図である。
図２は、第１の実施形態における半導体装置が有する薄膜トランジスタと出力トランジスタの概略断面図である。
図３は、第２の実施形態における半導体装置を示す概略回路図である。
図４は、第２の実施形態における半導体装置が有する薄膜トランジスタと出力トランジスタの概略断面図である。
【発明を実施するための形態】
【０００９】
本発明の一実施形態における半導体装置は、以下の知見に基づくものである。
特許文献１に記載された感熱素子は、多結晶シリコンダイオードを用いるため、多結晶シリコン膜の形成時の熱により融点が比較的低い金属配線膜に影響を及ぼさないよう、金属配線膜よりも下層に多結晶シリコンダイオードを形成する場合が多い。このような場合には、出力トランジスタを他の半導体素子などと接続する金属配線膜やコンタクトホールの形成予定領域を避けて、多結晶シリコンダイオードを配置するときがある。その結果、平面視において、多結晶シリコンダイオードを出力トランジスタと離間して別の領域に形成すると、出力トランジスタの温度検出精度が低下してしまう。
【００１０】
そこで、本発明の一実施形態における半導体装置は、感熱素子形成時の熱が金属配線膜に影響を及ぼさないよう、感熱素子を４００℃以下の低温で形成できる酸化物半導体膜を用いた薄膜トランジスタとし、金属配線膜よりも上層に形成するようにした。
これにより、この半導体装置は、平面視において、出力トランジスタと重なる位置に配置でき、出力トランジスタとの距離を近くすることで温度検出精度が向上し、誤動作の発生を抑制することができる。
（【００１１】以降は省略されています）

関連特許