TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2024098888
公報種別
公開特許公報(A)
公開日
2024-07-24
出願番号
2023002682
出願日
2023-01-11
発明の名称
半導体装置
出願人
富士電機株式会社
代理人
個人
,
個人
主分類
H01L
25/07 20060101AFI20240717BHJP(基本的電気素子)
要約
【課題】ノイズ耐性の低下を抑制しつつ小型化を図ることができる半導体装置を提供する。
【解決手段】半導体装置は、複数のパワー半導体素子と、第1端子と複数の第2端子とを含む複数の端子を備え、前記複数の第2端子に供給される電源電圧を利用して前記複数のパワー半導体素子を制御する制御チップとを具備する。また、半導体装置は、所定の制御電圧を前記第1端子に供給するための第1導体と、前記複数の第2端子に個別に接続されて前記電源電圧を前記複数の第2端子に供給するための複数の第1配線と、前記制御チップが配置されるダイパッドと、前記電源電圧を生成するブートストラップ動作に利用されるダイオードを含む半導体チップとを具備する。前記半導体チップは前記ダイパッドに絶縁性材料で固定される。前記ダイパッドは基準電圧が供給される端子に接続される。
【選択図】図3
特許請求の範囲
【請求項1】
複数のパワー半導体素子と、
第1端子と複数の第2端子とを含む複数の端子を備え、前記複数の第2端子に供給される電源電圧を利用して前記複数のパワー半導体素子を制御する制御チップと、
所定の制御電圧を前記第1端子に供給するための第1導体と、
前記複数の第2端子に個別に接続されて前記電源電圧を前記複数の第2端子に供給するための複数の第1配線と、
前記制御チップが配置されるダイパッドと、
前記電源電圧を生成するブートストラップ動作に利用されるダイオードを含む半導体チップとを具備し、
前記半導体チップは前記ダイパッドに絶縁性材料で固定され、
前記ダイパッドは基準電圧が供給される端子に接続される、半導体装置。
続きを表示(約 1,600 文字)
【請求項2】
前記基準電圧は接地電圧である、請求項1に記載の半導体装置。
【請求項3】
前記制御チップは前記ダイパッドに導電性材料で固定される請求項1又は2に記載の半導体装置。
【請求項4】
前記第1導体に接続された第2配線をさらに具備し、
前記半導体チップは、
第1導電型の半導体基板と、
前記半導体基板の表面層に形成された前記第1導電型の第1半導体層と、
前記半導体基板の前記表面層のうちの前記第1半導体層が形成されていない領域に形成されて前記第1半導体層とともに前記ダイオードを構成する第2導電型の第2半導体層と、
前記第2配線を介して前記第1導体に電気的に接続され前記第1半導体層と接合された陽極と、
前記第1配線を介して前記第2端子に電気的に接続され前記第2半導体層に接合された陰極とを有する請求項1又は2に記載の半導体装置。
【請求項5】
前記制御チップは、前記陽極に電気的に接続された中継端子を前記複数の端子に含み、
前記第2配線は、前記中継端子と前記第1端子とを接続する中継パターンを含む、請求項4に記載の半導体装置。
【請求項6】
前記半導体チップは、
前記電源電圧の第1交流相を生成するブートストラップ動作に利用される第1ダイオードを含む第1半導体チップと、
前記電源電圧の第2交流相を生成するブートストラップ動作に利用される第2ダイオードを含む第2半導体チップと、
前記電源電圧の第3交流相を生成するブートストラップ動作に利用される第3ダイオードを含む第3半導体チップとを有し、
前記第1半導体チップ、前記第2半導体チップおよび前記第3半導体チップはそれぞれ、前記ダイパッドに前記絶縁性材料で固定される、請求項1又は2に記載の半導体装置。
【請求項7】
前記第1導体に接続された第2配線をさらに具備し、
前記第1半導体チップ、前記第2半導体チップおよび前記第3半導体チップはそれぞれ、
第1導電型の半導体基板と、
前記半導体基板の表面層に形成された前記第1導電型の第1半導体層と、
前記半導体基板の前記表面層のうちの前記第1半導体層が形成されていない領域に形成されて前記第1半導体層とともに前記ダイオードを構成する第2導電型の第2半導体層と、
前記第2配線を介して前記第1導体に電気的に接続され前記第1半導体層と接合された陽極と、
前記第1配線を介して前記第2端子に電気的に接続され前記第2半導体層に接合された陰極とを有する、請求項6に記載の半導体装置。
【請求項8】
前記第1半導体チップが有する前記陽極と、前記第2半導体チップが有する前記陽極と、前記第3半導体チップが有する前記陽極とを互いに電気的に接続する第3配線とをさらに具備する、請求項7に記載の半導体装置。
【請求項9】
前記第3配線は、
前記第1半導体チップが有する前記陽極に一端が接合され、前記第2半導体チップが有する前記陽極に他端が接合された第1ワイヤと、
前記第2半導体チップが有する前記陽極に一端が接合され、前記第3半導体チップが有する前記陽極に他端が接合された第2ワイヤとを含む、請求項8に記載の半導体装置。
【請求項10】
前記半導体チップは、
第1導電型の半導体基板と、
前記半導体基板に設けられ、前記電源電圧の第1交流相を生成するブートストラップ動作に利用される第1ダイオードと、
前記半導体基板に設けられ、前記電源電圧の第2交流相を生成するブートストラップ動作に利用される第2ダイオードと、
前記半導体基板に設けられ、前記電源電圧の第3交流相を生成するブートストラップ動作に利用される第3ダイオードとを含む、請求項1又は2に記載の半導体装置。
発明の詳細な説明
【技術分野】
【0001】
本開示は、半導体装置に関する。
続きを表示(約 1,900 文字)
【背景技術】
【0002】
従来技術の半導体装置として、スイッチング素子およびブートストラップダイオードを備え電力変換を実行可能な半導体装置が知られている(例えば特許文献1および2)。
【先行技術文献】
【特許文献】
【0003】
国際公開第2014/199608号
特開2019-192833号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
近年、産業機器や家電製品などでインバータ化による高効率化が進む一方、スイッチング素子を制御する制御部およびブートストラップダイオードを含む電力変換部の小型化が要求されている。小型化のため制御部およびブートストラップダイオードを同一のダイパッド上に配置した構成は、制御部に入力されたノイズに起因して制御部およびダイパッドの絶縁耐圧を超えた電圧が制御部に印加され、半導体装置が誤動作する可能性がある。
【0005】
本開示の目的は、ノイズ耐性の低下を抑制しつつ小型化を図ることができる半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
以上の課題を解決するために、本開示の一態様に係る半導体装置は、複数のパワー半導体素子と、第1端子と複数の第2端子とを含む複数の端子を備え、前記複数の第2端子に供給される電源電圧を利用して前記複数のパワー半導体素子を制御する制御チップとを具備する。また、半導体装置は、所定の制御電圧を前記第1端子に供給するための第1導体と、前記複数の第2端子に個別に接続されて前記電源電圧を前記複数の第2端子に供給するための複数の第1配線と、前記制御チップが配置されるダイパッドと、前記電源電圧を生成するブートストラップ動作に利用されるダイオードを含む半導体チップとを具備する。前記半導体チップは前記ダイパッドに絶縁性材料で固定される。前記ダイパッドは基準電圧が供給される端子に接続される。
【発明の効果】
【0007】
本開示の一態様によれば、ノイズ耐性の低下を抑制しつつ小型化を図ることができる。
【図面の簡単な説明】
【0008】
本開示の第1実施形態に係る半導体装置の電気的な構成を例示する回路図である。
本開示の第1実施形態に係る半導体装置に具備された各要素の配置を例示するレイアウト図である。
本開示の第1実施形態に係る半導体装置に具備された半導体チップおよび高電位側の駆動チップの近傍を拡大して示すレイアウト図である。
本開示の第1実施形態に係る半導体装置に具備された1個の半導体チップの構成例を示す平面図である。
図4中に示すA-A´線で切断した半導体チップの断面図である。
本開示の第1実施形態に係る半導体装置が備える複数の半導体チップの配置および接続を例示する断面図である。
本開示の第1実施形態に係る半導体装置に具備された高電位側の制御チップの構成を例示する平面図である。
図7中に示すC-C´線で切断した高電位側の制御チップの断面図である。
本開示の第2実施形態に係る半導体装置の電気的な構成を例示する回路図である。
本開示の第2実施形態に係る半導体装置に具備された各要素の配置を例示するレイアウト図である。
本開示の第2実施形態に係る半導体装置に具備された半導体チップおよび高電位側の駆動チップの近傍を拡大して示すレイアウト図である。
図11中に示すC-C´線で切断した半導体チップの断面図である。
【発明を実施するための形態】
【0009】
本開示を実施するための形態について図面を参照して説明する。なお、各図面においては、各要素の寸法および縮尺が実際の製品とは相違する場合がある。また、以下に説明する形態は、本開示を実施する場合に想定される例示的な一形態である。したがって、本開示の範囲は、以下に例示する形態には限定されない。
【0010】
A:第1実施形態
図1は、本実施形態に係る半導体装置100Aの電気的な構成を例示する回路図である。半導体装置100Aは、3相モータ等の電動機Mを駆動する3相インバータ回路として利用されるインテリジェントパワーモジュールである。半導体装置100Aには制御装置102が接続される。制御装置102は、例えば、半導体装置100Aの動作を制御する外部のマイクロプロセッサ(Micro Processing Unit:MPU)である。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
富士電機株式会社
搬送装置
2日前
富士電機株式会社
自動販売機
12日前
富士電機株式会社
半導体装置
19日前
富士電機株式会社
半導体装置
18日前
富士電機株式会社
半導体装置
6日前
富士電機株式会社
半導体装置
10日前
富士電機株式会社
半導体装置
13日前
富士電機株式会社
電気集塵機
13日前
富士電機株式会社
自動販売機
12日前
富士電機株式会社
自動販売機
12日前
富士電機株式会社
蓄熱システム
24日前
富士電機株式会社
飲料供給装置
23日前
富士電機株式会社
飲料供給装置
23日前
富士電機株式会社
蓄熱システム
16日前
富士電機株式会社
蓄熱システム
16日前
富士電機株式会社
静止誘導電器
13日前
富士電機株式会社
電力変換装置
11日前
富士電機株式会社
フレーム連結構造
16日前
富士電機株式会社
フレーム連結構造
16日前
富士電機株式会社
可動接点の検査装置
16日前
富士電機株式会社
半導体装置の製造方法
3日前
富士電機株式会社
燃料電池発電システム
13日前
富士電機株式会社
燃料電池発電システム
13日前
富士電機株式会社
解析方法、及び解析装置
2日前
富士電機株式会社
ワイドバンドギャップ半導体装置
9日前
富士電機株式会社
深紫外線照射装置、照射制御方法
18日前
富士電機株式会社
電源用集積回路および電源システム
17日前
富士電機株式会社
制御装置、制御方法、及びプログラム
17日前
富士電機株式会社
半導体装置および半導体装置の製造方法
6日前
富士電機株式会社
店舗管理システムおよび店舗内制御装置
13日前
富士電機株式会社
半導体装置および半導体装置の製造方法
11日前
富士電機株式会社
媒体検知装置、媒体検知方法及び釣銭機
18日前
富士電機株式会社
発電システム及び発電システムの制御方法
11日前
富士電機株式会社
超音波時間計測装置及び超音波時間計測方法
19日前
富士電機株式会社
診断装置、診断システム、診断方法、プログラム
16日前
富士電機株式会社
遅延回路、駆動装置、半導体装置および遅延方法
3日前
続きを見る
他の特許を見る