特許ウォッチ

公開番号2024098888
公報種別公開特許公報(A)
公開日2024-07-24
出願番号2023002682
出願日2023-01-11
発明の名称半導体装置
出願人富士電機株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20240717BHJP(基本的電気素子)
要約【課題】ノイズ耐性の低下を抑制しつつ小型化を図ることができる半導体装置を提供する。
【解決手段】半導体装置は、複数のパワー半導体素子と、第1端子と複数の第2端子とを含む複数の端子を備え、前記複数の第2端子に供給される電源電圧を利用して前記複数のパワー半導体素子を制御する制御チップとを具備する。また、半導体装置は、所定の制御電圧を前記第1端子に供給するための第1導体と、前記複数の第2端子に個別に接続されて前記電源電圧を前記複数の第2端子に供給するための複数の第1配線と、前記制御チップが配置されるダイパッドと、前記電源電圧を生成するブートストラップ動作に利用されるダイオードを含む半導体チップとを具備する。前記半導体チップは前記ダイパッドに絶縁性材料で固定される。前記ダイパッドは基準電圧が供給される端子に接続される。
【選択図】図3
特許請求の範囲【請求項１】
複数のパワー半導体素子と、
第１端子と複数の第２端子とを含む複数の端子を備え、前記複数の第２端子に供給される電源電圧を利用して前記複数のパワー半導体素子を制御する制御チップと、
所定の制御電圧を前記第１端子に供給するための第１導体と、
前記複数の第２端子に個別に接続されて前記電源電圧を前記複数の第２端子に供給するための複数の第１配線と、
前記制御チップが配置されるダイパッドと、
前記電源電圧を生成するブートストラップ動作に利用されるダイオードを含む半導体チップとを具備し、
前記半導体チップは前記ダイパッドに絶縁性材料で固定され、
前記ダイパッドは基準電圧が供給される端子に接続される、半導体装置。
続きを表示（約 1,600 文字）【請求項２】
前記基準電圧は接地電圧である、請求項１に記載の半導体装置。
【請求項３】
前記制御チップは前記ダイパッドに導電性材料で固定される請求項１又は２に記載の半導体装置。
【請求項４】
前記第１導体に接続された第２配線をさらに具備し、
前記半導体チップは、
第１導電型の半導体基板と、
前記半導体基板の表面層に形成された前記第１導電型の第１半導体層と、
前記半導体基板の前記表面層のうちの前記第１半導体層が形成されていない領域に形成されて前記第１半導体層とともに前記ダイオードを構成する第２導電型の第２半導体層と、
前記第２配線を介して前記第１導体に電気的に接続され前記第１半導体層と接合された陽極と、
前記第１配線を介して前記第２端子に電気的に接続され前記第２半導体層に接合された陰極とを有する請求項１又は２に記載の半導体装置。
【請求項５】
前記制御チップは、前記陽極に電気的に接続された中継端子を前記複数の端子に含み、
前記第２配線は、前記中継端子と前記第１端子とを接続する中継パターンを含む、請求項４に記載の半導体装置。
【請求項６】
前記半導体チップは、
前記電源電圧の第１交流相を生成するブートストラップ動作に利用される第１ダイオードを含む第１半導体チップと、
前記電源電圧の第２交流相を生成するブートストラップ動作に利用される第２ダイオードを含む第２半導体チップと、
前記電源電圧の第３交流相を生成するブートストラップ動作に利用される第３ダイオードを含む第３半導体チップとを有し、
前記第１半導体チップ、前記第２半導体チップおよび前記第３半導体チップはそれぞれ、前記ダイパッドに前記絶縁性材料で固定される、請求項１又は２に記載の半導体装置。
【請求項７】
前記第１導体に接続された第２配線をさらに具備し、
前記第１半導体チップ、前記第２半導体チップおよび前記第３半導体チップはそれぞれ、
第１導電型の半導体基板と、
前記半導体基板の表面層に形成された前記第１導電型の第１半導体層と、
前記半導体基板の前記表面層のうちの前記第１半導体層が形成されていない領域に形成されて前記第１半導体層とともに前記ダイオードを構成する第２導電型の第２半導体層と、
前記第２配線を介して前記第１導体に電気的に接続され前記第１半導体層と接合された陽極と、
前記第１配線を介して前記第２端子に電気的に接続され前記第２半導体層に接合された陰極とを有する、請求項６に記載の半導体装置。
【請求項８】
前記第１半導体チップが有する前記陽極と、前記第２半導体チップが有する前記陽極と、前記第３半導体チップが有する前記陽極とを互いに電気的に接続する第３配線とをさらに具備する、請求項７に記載の半導体装置。
【請求項９】
前記第３配線は、
前記第１半導体チップが有する前記陽極に一端が接合され、前記第２半導体チップが有する前記陽極に他端が接合された第１ワイヤと、
前記第２半導体チップが有する前記陽極に一端が接合され、前記第３半導体チップが有する前記陽極に他端が接合された第２ワイヤとを含む、請求項８に記載の半導体装置。
【請求項１０】
前記半導体チップは、
第１導電型の半導体基板と、
前記半導体基板に設けられ、前記電源電圧の第１交流相を生成するブートストラップ動作に利用される第１ダイオードと、
前記半導体基板に設けられ、前記電源電圧の第２交流相を生成するブートストラップ動作に利用される第２ダイオードと、
前記半導体基板に設けられ、前記電源電圧の第３交流相を生成するブートストラップ動作に利用される第３ダイオードとを含む、請求項１又は２に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
従来技術の半導体装置として、スイッチング素子およびブートストラップダイオードを備え電力変換を実行可能な半導体装置が知られている（例えば特許文献１および２）。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１４／１９９６０８号
特開２０１９－１９２８３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、産業機器や家電製品などでインバータ化による高効率化が進む一方、スイッチング素子を制御する制御部およびブートストラップダイオードを含む電力変換部の小型化が要求されている。小型化のため制御部およびブートストラップダイオードを同一のダイパッド上に配置した構成は、制御部に入力されたノイズに起因して制御部およびダイパッドの絶縁耐圧を超えた電圧が制御部に印加され、半導体装置が誤動作する可能性がある。
【０００５】
本開示の目的は、ノイズ耐性の低下を抑制しつつ小型化を図ることができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
以上の課題を解決するために、本開示の一態様に係る半導体装置は、複数のパワー半導体素子と、第１端子と複数の第２端子とを含む複数の端子を備え、前記複数の第２端子に供給される電源電圧を利用して前記複数のパワー半導体素子を制御する制御チップとを具備する。また、半導体装置は、所定の制御電圧を前記第１端子に供給するための第１導体と、前記複数の第２端子に個別に接続されて前記電源電圧を前記複数の第２端子に供給するための複数の第１配線と、前記制御チップが配置されるダイパッドと、前記電源電圧を生成するブートストラップ動作に利用されるダイオードを含む半導体チップとを具備する。前記半導体チップは前記ダイパッドに絶縁性材料で固定される。前記ダイパッドは基準電圧が供給される端子に接続される。
【発明の効果】
【０００７】
本開示の一態様によれば、ノイズ耐性の低下を抑制しつつ小型化を図ることができる。
【図面の簡単な説明】
【０００８】
本開示の第１実施形態に係る半導体装置の電気的な構成を例示する回路図である。
本開示の第１実施形態に係る半導体装置に具備された各要素の配置を例示するレイアウト図である。
本開示の第１実施形態に係る半導体装置に具備された半導体チップおよび高電位側の駆動チップの近傍を拡大して示すレイアウト図である。
本開示の第１実施形態に係る半導体装置に具備された１個の半導体チップの構成例を示す平面図である。
図４中に示すＡ－Ａ´線で切断した半導体チップの断面図である。
本開示の第１実施形態に係る半導体装置が備える複数の半導体チップの配置および接続を例示する断面図である。
本開示の第１実施形態に係る半導体装置に具備された高電位側の制御チップの構成を例示する平面図である。
図７中に示すＣ－Ｃ´線で切断した高電位側の制御チップの断面図である。
本開示の第２実施形態に係る半導体装置の電気的な構成を例示する回路図である。
本開示の第２実施形態に係る半導体装置に具備された各要素の配置を例示するレイアウト図である。
本開示の第２実施形態に係る半導体装置に具備された半導体チップおよび高電位側の駆動チップの近傍を拡大して示すレイアウト図である。
図１１中に示すＣ－Ｃ´線で切断した半導体チップの断面図である。
【発明を実施するための形態】
【０００９】
本開示を実施するための形態について図面を参照して説明する。なお、各図面においては、各要素の寸法および縮尺が実際の製品とは相違する場合がある。また、以下に説明する形態は、本開示を実施する場合に想定される例示的な一形態である。したがって、本開示の範囲は、以下に例示する形態には限定されない。
【００１０】
Ａ：第１実施形態
図１は、本実施形態に係る半導体装置１００Ａの電気的な構成を例示する回路図である。半導体装置１００Ａは、３相モータ等の電動機Ｍを駆動する３相インバータ回路として利用されるインテリジェントパワーモジュールである。半導体装置１００Ａには制御装置１０２が接続される。制御装置１０２は、例えば、半導体装置１００Ａの動作を制御する外部のマイクロプロセッサ（ＭｉｃｒｏＰｒｏｃｅｓｓｉｎｇＵｎｉｔ：ＭＰＵ）である。
（【００１１】以降は省略されています）

関連特許