特許ウォッチ

公開番号2024054535
公報種別公開特許公報(A)
公開日2024-04-17
出願番号2022160807
出願日2022-10-05
発明の名称半導体装置
出願人三菱電機株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20240410BHJP(基本的電気素子)
要約【課題】接合材のボイドに起因した局所的な温度上昇を低減する半導体装置を提供する。
【解決手段】半導体装置は、導電部材、半導体素子、接合部およびリードを備える。半導体素子は、スイッチング素子を含む。半導体素子は、導電部材に第1接合材を介して保持される。接合部は、半導体素子の上面に設けられている。接合部は、スイッチング素子のゲート電極以外の電極に電気的に接続されている。リードは、接合部に第2接合材を介して接合されている。接合部と第2接合材とは、半導体素子の上面における中央部を含む領域に設けられている。
【選択図】図1
特許請求の範囲【請求項１】
導電部材と、
スイッチング素子を含み、前記導電部材に第１接合材を介して保持される半導体素子と、
前記半導体素子の上面に設けられ、前記スイッチング素子のゲート電極以外の電極に電気的に接続されている接合部と、
前記接合部に第２接合材を介して接合されるリードと、を備え、
前記接合部と前記第２接合材とは、前記半導体素子の前記上面における中央部を含む領域に設けられている、半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記導電部材、前記第１接合材、前記半導体素子、前記接合部、前記第２接合材および前記リードの一部を封止する封止材を、さらに備える請求項１に記載の半導体装置。
【請求項３】
前記半導体素子の前記上面に設けられた前記接合部の個数は、１つのみである、請求項１に記載の半導体装置。
【請求項４】
前記半導体素子の前記上面を横切るように設けられ、前記スイッチング素子の前記ゲート電極に電気的に接続されている複数のゲートラインを、さらに備え、
前記複数のゲートラインは、前記中央部を通過しないように設けられている、請求項１に記載の半導体装置。
【請求項５】
前記半導体素子の前記上面を横切るように設けられ、前記スイッチング素子の前記ゲート電極に電気的に接続されている複数のゲートラインを、さらに備え、
前記接合部は、前記中央部を含む前記領域に設けられた第１接合部と、前記第１接合部以外の領域に設けられた複数の第２接合部と、を含み、
前記複数のゲートラインは、前記中央部を通過しないように設けられている、請求項１に記載の半導体装置。
【請求項６】
前記第１接合材の面積は、前記第２接合材の面積の５０％以上である、請求項１に記載の半導体装置。
【請求項７】
前記半導体素子の平面視における縦横比が１．５以上２．５以下であり、かつ、前記半導体素子の面積が１５０ｍｍ
２
以下である、請求項１に記載の半導体装置。
【請求項８】
前記半導体素子の平面視における縦横比が１．５以上２．５以下であり、かつ、前記半導体素子の面積が１５０ｍｍ
２
以上である、請求項１に記載の半導体装置。
【請求項９】
前記半導体素子の厚みが１５０μｍ以下である、請求項１に記載の半導体装置。
【請求項１０】
前記半導体素子は、
平面視において、前記スイッチング素子が形成される領域に対応する素子形成部と、
前記半導体素子の前記上面における前記素子形成部以外の領域に設けられ、前記スイッチング素子を制御するための信号または前記スイッチング素子を保護するための信号を送信または受信するための複数の信号パッドと、を含み、
前記複数の信号パッドは、平面視において、前記半導体素子の一辺に沿って設けられており、
前記素子形成部の一部は、平面視において、前記半導体素子の前記一辺に、前記複数の信号パッドと並んで設けられている、請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
特許文献１には、スイッチング素子の裏面が金属部材に接合され、スイッチング素子の表面が中間端子と接合された半導体装置が記載されている。板状の金属で構成される中間端子によって配線された半導体装置は、小面積を実現しながらも電流容量特性に優れている。そのため、そのような構成の半導体装置は、空調機器の制御装置など多様な電力制御機器に広く用いられている。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０２１／０９５３２３号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
スイッチング素子などの半導体素子と金属部材とは、接合材によって互いに固定されている。半導体素子を金属部材と接合する際、一定の確率で接合材にボイドが発生する。接合材にボイドが存在する場合、そのボイドの直上における半導体素子の冷却が阻害され、局所的に、半導体素子の温度が上昇する。
【０００５】
本開示は、上記の課題を解決するため、接合材のボイドに起因した局所的な温度上昇を低減する半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、導電部材、半導体素子、接合部およびリードを備える。半導体素子は、スイッチング素子を含む。半導体素子は、導電部材に第１接合材を介して保持される。接合部は、半導体素子の上面に設けられている。接合部は、スイッチング素子のゲート電極以外の電極に電気的に接続されている。リードは、接合部に第２接合材を介して接合されている。接合部と第２接合材とは、半導体素子の上面における中央部を含む領域に設けられている。
【発明の効果】
【０００７】
本開示によれば、接合材のボイドに起因した局所的な温度上昇を低減する半導体装置が提供される。
【０００８】
本開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。
【図面の簡単な説明】
【０００９】
実施の形態１における半導体装置の構成を示す平面図である。
実施の形態１における半導体装置の構成を示す断面図である。
実施の形態１におけるスイッチング用半導体素子の上面の構成を示す平面図である。
実施の形態１におけるスイッチング用半導体素子の下面の構成を示す底面図である。
実施の形態１における還流用半導体素子の上面の構成を示す平面図である。
実施の形態１における還流用半導体素子の下面の構成を示す底面図である。
半導体装置の製造方法を示すフローチャートである。
実施の形態１における半導体装置の完成後の構成を示す断面図である。
実施の形態２における半導体装置の構成を示す平面図である。
実施の形態２における半導体装置の構成を示す断面図である。
実施の形態２におけるスイッチング用半導体素子の上面の構成を示す平面図である。
実施の形態３における半導体装置の構成を示す平面図である。
実施の形態４における半導体装置の構成を示す平面図である。
実施の形態４における半導体装置の構成を示す断面図である。
実施の形態５における半導体装置の構成を示す平面図である。
実施の形態５におけるスイッチング用半導体素子の上面の構成を示す平面図である。
【発明を実施するための形態】
【００１０】
＜実施の形態１＞
図１は、実施の形態１における半導体装置１０１の構成を示す平面図である。図２は、実施の形態１における半導体装置１０１の構成を示す断面図である。図２は、図１に示されたラインＡ－Ａの断面に対応する。
（【００１１】以降は省略されています）

関連特許