特許ウォッチ

公開番号2024058063
公報種別公開特許公報(A)
公開日2024-04-25
出願番号2022165185
出願日2022-10-14
発明の名称半導体装置
出願人三菱電機株式会社
代理人個人,個人
主分類H01F 17/00 20060101AFI20240418BHJP(基本的電気素子)
要約【課題】チップサイズの増大を抑制することができる半導体装置を提供する。
【解決手段】分離領域(RI)は第1の回路領域(RL)と前記第2の回路領域(RH)とを互いに分離する。信号伝達素子(ES)は、第1の回路領域(RL)から前記第2の回路領域(RH)へ信号を伝達するためのものであり、少なくとも1つの1次コイル(120)と2つの2次コイル(140)とを有する。少なくとも1つの1次コイル(120)は、前記第1の回路領域(RL)に電気的に接続された両端部を有し、分離領域(RI)に配置される。2つの2次コイル(141,142)は、前記第2の回路領域(RH)に電気的に接続された両端部を有し、前記少なくとも1つの1次コイル(120)と磁気結合されるように配置され、分離領域(RI)に配置される。
【選択図】図1
特許請求の範囲【請求項１】
第１の回路領域と、第２の回路領域と、前記第１の回路領域と前記第２の回路領域とを互いに分離する分離領域と、を有し、前記第１の回路領域から前記第２の回路領域へ信号を伝達するための信号伝達素子が設けられた半導体装置であって、
前記第１の回路領域に配置され、第１の基準電位を有する第１の駆動回路と、
前記第２の回路領域に配置され、前記第１の基準電位から電気的に分離されたフローティング電位としての第２の基準電位を有する第２の駆動回路と、
前記第１の回路領域と前記第２の回路領域との間の耐圧を確保するために前記分離領域に配置された高耐圧終端構造と、
前記第１の回路領域に電気的に接続された両端部を有し、前記第２の回路領域または前記分離領域内にコイル軸を有し、前記分離領域に配置された少なくとも１つの１次コイルと、
前記少なくとも１つの１次コイルを覆う絶縁膜と、
前記第２の回路領域に電気的に接続された両端部を有し、前記第２の回路領域または前記分離領域内にコイル軸を有し、前記絶縁膜によって前記少なくとも１つの１次コイルから隔てられ、前記少なくとも１つの１次コイルと磁気結合されるように前記分離領域に配置され、前記少なくとも１つの１次コイルと共に前記信号伝達素子に含まれる２つの２次コイルと、
を備えた半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記高耐圧終端構造は、フィールドプレートが設けられたリサーフ分離構造と、トレンチ分離構造と、の少なくともいずれかを含む、請求項１に記載の半導体装置。
【請求項３】
前記フィールドプレートは容量性フィールドプレートを含む、請求項２に記載の半導体装置。
【請求項４】
前記フィールドプレートは抵抗性フィールドプレートを含む、請求項２に記載の半導体装置。
【請求項５】
前記少なくとも１つの１次コイルは２つの１次コイルを含む、請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記２つの１次コイルおよび前記２つの２次コイルの各々は前記分離領域内にコイル軸を有している、請求項５に記載の半導体装置。
【請求項７】
前記少なくとも１つの１次コイルは単一の１次コイルである、請求項１から４のいずれか１項に記載の半導体装置。
【請求項８】
第１の回路領域と、第２の回路領域と、前記第１の回路領域と前記第２の回路領域とを互いに分離する分離領域と、を有し、前記第１の回路領域から前記第２の回路領域へ信号を伝達するための信号伝達素子が設けられた半導体装置であって、
前記第１の回路領域に配置され、第１の基準電位を有する第１の駆動回路と、
前記第２の回路領域に配置され、前記第１の基準電位から電気的に分離されたフローティング電位としての第２の基準電位を有する第２の駆動回路と、
前記第１の回路領域と前記第２の回路領域との間の耐圧を確保するために前記分離領域に配置された高耐圧終端構造と、
前記第１の回路領域に電気的に接続され、前記分離領域に配置された２つの第１の電極板と、
前記２つの第１の電極板を覆う絶縁膜と、
前記第２の回路領域に電気的に接続され、前記絶縁膜によって前記２つの第１の電極板から隔てられ、前記２つの第１の電極板とそれぞれ容量結合されるように前記分離領域に配置され、前記２つの第１の電極板と共に前記信号伝達素子に含まれる２つの第２の電極板と、
を備えた半導体装置。
【請求項９】
前記２つの第１の電極板の一方は前記２つの第１の電極板の他方と前記第２の回路領域との間に配置されており、
前記２つの第２の電極板の一方は前記２つの第２の電極板の他方と前記第２の回路領域との間に配置されている、
請求項８に記載の半導体装置。
【請求項１０】
前記２つの第１の電極板は一の方向に隣接しており、
前記２つの第２の電極板は前記一の方向に隣接している、
請求項８に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関し、特に、第１の回路領域と、第２の回路領域と、前記第１の回路領域と前記第２の回路領域とを互いに分離する分離領域と、を有し、前記第１の回路領域から前記第２の回路領域へ信号を伝達するための信号伝達素子が設けられた半導体装置に関するものである。
続きを表示（約 3,400 文字）【背景技術】
【０００２】
特許第６８４３７９９号公報は、ＨＶＩＣ（ＨｉｇｈＶｏｌｔａｇｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）のような、絶縁およびレベルシフトを伴う信号伝送機能を有する半導体装置を開示している。当該半導体装置において、第１の信号出力回路は第１の電源ノードおよび第１の接地ノードに接続される。第２の信号出力回路は、第１の電源ノードと電気的に切り離された第２の電源ノード、および第１の接地ノードと電気的に切り離された第２の接地ノードに接続される。ＰＮ接合部は、第１の接地ノードと電気的に接続されたＰ型部位と、第２の電源ノードと電気的に接続されたＮ型部位とによって形成される。磁気結合素子は、互いに磁気結合する第１および第２の導体コイルを有する。第１の導体コイルは、第１の信号出力回路の出力側と電気的に接続される。第２の導体コイルは、第２の信号出力回路の入力側と電気的に接続される。この構成により、トランジスタの高速スイッチングを伴うことなく、磁気結合素子によって絶縁を伴うレベルシフトが実行される。これにより、当該公報の主張によれば、安定的な信号伝送機能を確保するとともに高周波駆動時における電力損失およびノイズの発生を抑制することができる。
【先行技術文献】
【特許文献】
【０００３】
特許第６８４３７９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記公報の開示において、磁気結合素子（信号伝達素子）は低電圧領域（ローサイド回路領域）に配置されている。ローサイド回路領域のうち、信号伝達素子が配置された部分は、他の目的には利用しにくく、信号伝達以外の観点では実質的に無効領域である。よって、上記公報に記載された半導体装置においては、信号伝達素子が配置された領域を確保する必要性から、半導体装置のチップサイズが大きくなるという問題がある。
【０００５】
本開示は以上のような課題を解決するためになされたものであり、その目的は、信号伝達素子を設けることに起因してのチップサイズの増大を抑制することができる半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
本開示に係る一の半導体装置は、第１の回路領域と、第２の回路領域と、前記第１の回路領域と前記第２の回路領域とを互いに分離する分離領域と、を有し、前記第１の回路領域から前記第２の回路領域へ信号を伝達するための信号伝達素子が設けられた半導体装置である。半導体装置は、前記第１の回路領域に配置され、第１の基準電位を有する第１の駆動回路と、前記第２の回路領域に配置され、前記第１の基準電位から電気的に分離されたフローティング電位としての第２の基準電位を有する第２の駆動回路と、前記第１の回路領域と前記第２の回路領域との間の耐圧を確保するために前記分離領域に配置された高耐圧終端構造と、前記第１の回路領域に電気的に接続された両端部を有し、前記第２の回路領域または前記分離領域内にコイル軸を有し、前記分離領域に配置された少なくとも１つの１次コイルと、前記少なくとも１つの１次コイルを覆う絶縁膜と、前記第２の回路領域に電気的に接続された両端部を有し、前記第２の回路領域または前記分離領域内にコイル軸を有し、前記絶縁膜によって前記少なくとも１つの１次コイルから隔てられ、前記少なくとも１つの１次コイルと磁気結合されるように前記分離領域に配置され、前記少なくとも１つの１次コイルと共に前記信号伝達素子に含まれる２つの２次コイルと、を備える。
【０００７】
本開示に係るもうひとつの半導体装置は、第１の回路領域と、第２の回路領域と、前記第１の回路領域と前記第２の回路領域とを互いに分離する分離領域と、を有し、前記第１の回路領域から前記第２の回路領域へ信号を伝達するための信号伝達素子が設けられた半導体装置である。半導体装置は、前記第１の回路領域に配置され、第１の基準電位を有する第１の駆動回路と、前記第２の回路領域に配置され、前記第１の基準電位から電気的に分離されたフローティング電位としての第２の基準電位を有する第２の駆動回路と、前記第１の回路領域と前記第２の回路領域との間の耐圧を確保するために前記分離領域に配置された高耐圧終端構造と、前記第１の回路領域に電気的に接続され、前記分離領域に配置された２つの第１の電極板と、前記２つの第１の電極板を覆う絶縁膜と、前記第２の回路領域に電気的に接続され、前記絶縁膜によって前記２つの第１の電極板から隔てられ、前記２つの第１の電極板とそれぞれ容量結合されるように前記分離領域に配置され、前記２つの第１の電極板と共に前記信号伝達素子に含まれる２つの第２の電極板と、を備える。
【発明の効果】
【０００８】
本開示の半導体装置によれば、信号伝達素子を設けることに起因してのチップサイズの増大を抑制することができる。
【図面の簡単な説明】
【０００９】
実施の形態１における半導体装置と、それによって制御されるハーフブリッジとを示す模式図である。
図１の半導体装置によるハイサイド制御のシーケンスを例示する信号波形図である。
実施の形態１における半導体装置の信号伝達素子が有する２つの２次コイルの面内方向における配置を、これらの端部から延びる４つの配線層と共に示す平面図である。
実施の形態１における半導体装置の信号伝達素子が有する２つの１次コイルの面内方向における配置を、これらの端部から延びる４つの配線層と共に示す平面図である。
実施の形態１における半導体装置のフィールドプレートが有する金属配線層の配置を、共通レイヤに配置された１次コイル用の金属配線層の配置と共に示す平面図である。
実施の形態１における半導体装置のフィールドプレートが有するポリシリコン層の配置を示す平面図である。
図３の線ＶＩＩ－ＶＩＩに沿う概略的な部分断面図である。
図３の線ＶＩＩＩ－ＶＩＩＩに沿う概略的な部分断面図である。
図４の線ＩＸ－ＩＸに沿う概略的な部分断面図である。
実施の形態２における、ハーフブリッジおよびそれを駆動する半導体装置の構成を示す模式図である。
実施の形態３における半導体装置の信号伝達素子が有する２つの２次コイルの面内方向における配置を、これらの端部から延びる４つの配線層と共に示す平面図である。
実施の形態３における半導体装置の信号伝達素子が有する２つの１次コイルの面内方向における配置を、これらの端部から延びる４つの配線層と共に示す平面図である。
実施の形態４における半導体装置の抵抗性フィールドプレートの配置を説明する平面図である。
図１３の線ＸＩＶ－ＸＩＶに沿う概略的な部分断面図である。
実施の形態５における半導体装置の概略的な部分断面図である。
実施の形態６における半導体装置の概略的な部分断面図である。
実施の形態７における半導体装置の信号伝達素子が有する２つの第２の電極板の面内方向における配置を、これらの端部から延びる２つの配線層と共に示す平面図である。
実施の形態７における半導体装置の信号伝達素子が有する２つの第１の電極板の面内方向における配置を、これらの端部から延びる２つの配線層と共に示す平面図である。
図１７の線ＸＩＸ－ＸＩＸに沿う概略的な部分断面図である。
実施の形態８における半導体装置の信号伝達素子が有する２つの第２の電極板の面内方向における配置を、これらの端部から延びる２つの配線層と共に示す平面図である。
実施の形態８における半導体装置の信号伝達素子が有する２つの第１の電極板の面内方向における配置を、これらの端部から延びる２つの配線層と共に示す平面図である。
【発明を実施するための形態】
【００１０】
以下、図面に基づいて実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
（【００１１】以降は省略されています）

関連特許