特許ウォッチ

公開番号2024058693
公報種別公開特許公報(A)
公開日2024-04-30
出願番号2022165942
出願日2022-10-17
発明の名称半導体装置
出願人富士電機株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20240422BHJP(基本的電気素子)
要約【課題】パワー半導体素子を搭載した半導体装置において、寄生インダクタンスを低減することができる半導体装置を提供する。
【解決手段】導電板12aを上面側に有する絶縁回路基板1と、導電板12a上に搭載された半導体チップと、半導体チップに電気的に接続され、内側導体層61、内側導体層61の外周に設けられた外側導体層63、及び内側導体層61と外側導体層63の間に設けられた絶縁層62を有する外部接続端子6aとを備える。
【選択図】図4
特許請求の範囲【請求項１】
導電板を上面側に有する絶縁回路基板と、
前記導電板上に搭載された半導体チップと、
前記半導体チップに電気的に接続され、内側導体層、前記内側導体層の周囲に設けられた外側導体層、及び前記内側導体層と前記外側導体層の間に設けられた絶縁層を有する外部接続端子と、
を備える半導体装置。
続きを表示（約 920 文字）【請求項２】
前記半導体チップの上方に設けられ、前記半導体チップと電気的に接続されたプリント基板を更に備える
請求項１に記載の半導体装置。
【請求項３】
前記外部接続端子が、前記導電板又は前記プリント基板上から上方に延伸する
請求項２に記載の半導体装置。
【請求項４】
前記外側導体層の下端が前記導電板又は前記プリント基板に電気的に接続され、
前記内側導体層の下端が前記絶縁層により塞がれている
請求項３に記載の半導体装置。
【請求項５】
前記内側導体層の上端が前記外側導体層に電気的に接続されている
請求項４に記載の半導体装置。
【請求項６】
前記内側導体層が柱状又は平板状であり、
前記絶縁層が前記内側導体層の外周を囲む筒状であり、
前記外側導体層が前記絶縁層の外周を囲む筒状である
請求項１又は２に記載の半導体装置。
【請求項７】
前記内側導体層が平板状であり、
前記絶縁層が筒状であり前記内側導体層の周囲を囲み、
前記外側導体層が平板状であり複数設けられ、前記絶縁層の周囲で互いに対向する
請求項１又は２に記載の半導体装置。
【請求項８】
前記内側導体層が平板状であり、
前記絶縁層が平板状であり複数設けられ、前記内側導体層を挟んで互いに対向し、
前記外側導体層が平板状であり複数設けられ、前記内側導体層及び前記絶縁層を挟んで互いに対向する
請求項１又は２に記載の半導体装置。
【請求項９】
前記外部接続端子が、前記外側導体層の下端に設けられ、前記外側導体層の外径よりも広い幅の下部導体層を更に備える
請求項１又は２に記載の半導体装置。
【請求項１０】
前記外側導体層の下端が、前記導電板又は前記プリント基板に電気的に接続され、
前記内側導体層の上端が前記絶縁層により塞がれている
請求項３に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、パワー半導体素子を内蔵する半導体装置（半導体モジュール）に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
近年、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）又は酸化ガリウム（Ｇａ
２
Ｏ
３
）等からなる次世代のパワー半導体素子を搭載したパワー半導体装置（以下、単に、「半導体装置」と呼ぶ。）の開発が進められている。これらのパワー半導体素子は、従来のシリコン（Ｓｉ）からなるパワー半導体素子に対して絶縁破壊電界強度が高いことから高耐圧であり、また不純物濃度をより高く、活性層をより薄くすることができることから、高効率で高速動作が可能な小型の半導体装置を実現することができる。
【０００３】
特許文献１には、金属板が、平板のパワー端子と近接して平行に延びており、パワー端子が発する磁場によって金属板の内部に渦電流が生じ、この渦電流の発生によって磁場が弱まり、パワー端子のインダクタンスを低減できることが開示されている。
【０００４】
特許文献２には、パワーモジュールにおいて、リカバリ電流が流れたとき、電磁誘導効果により、金属板の双方にリカバリ電流と逆方向の渦電流が生じ、リカバリ電流に起因する磁束が打ち消され、経路に生じるサージ電圧が減少する分だけ、経路の見かけ上の寄生インダクタンスが小さくなることが開示されている。
【０００５】
特許文献３には、半導体装置において、複数の電極の延設部分が、互いに５ｍｍ以内の間隔をあけて配置され、任意の一つの電極に交流電流を流した場合に発生する交番磁界と、他の電極表面の渦電流、または、他の電極に流す交流電流により発生する交番磁界とを、互いに打ち消すことができ、この結果として、自己インダクタンスを低減することができることが開示されている。
【０００６】
特許文献４には、半導体モジュールにおいて、外部接続端子から他の外部接続端子までＵ字状の経路に沿って導通されることにより、外部接続端子から他の外部接続端子まで配線長を短くすることができ、インダクタンスを低減することができることが開示されている。
【先行技術文献】
【特許文献】
【０００７】
特開２０１７－０２２８４４号公報
特開２０１６－０５９０９４号公報
特開２０１５－１８５５６１号公報
特開２０２１－０６８８５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
パワー半導体素子のスイッチング動作時には、主回路配線の寄生インダクタンスによってサージ電圧が発生し、パワー半導体素子が破壊される恐れがある。
【０００９】
上記課題に鑑み、本発明は、パワー半導体素子を搭載した半導体装置において、寄生インダクタンスを低減することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様は、（ａ）導電板を上面側に有する絶縁回路基板と、（ｂ）導電板上に搭載された半導体チップと、（ｃ）半導体チップに電気的に接続され、内側導体層、内側導体層の周囲に設けられた外側導体層、及び内側導体層と外側導体層の間に設けられた絶縁層を有する外部接続端子とを備える半導体装置であることを要旨とする。
【発明の効果】
（【００１１】以降は省略されています）

関連特許